| 摘要 |
<p>본 발명은 게이트 전극부(5)를 덮는 실리콘 산화막(8)상에, 리플로우되고 또 연마된 BPSG막(9)이 형성되어 있다. BPSG막(9)상에 제2 배선층(12)이 형성되어 있다. 그 제2 배선층(12)을 덮도록, 제2 배선층(12)의 실질적인 두께 이상의 두께를 갖는 실리콘 산화막(13)이 실리콘 산화막(10)상에 형성되어 있다. 이로써, 배선층의 하지(下地)의 평탄성이 확보되고, 또 배선층의 위치 오차가 억제되어, 높은 집적도의 반도체 장치가 얻어진다.</p> |
