| 主权项 |
1.一种折叠式串叠运算放大器,由一第一电压源与一第二电压源供应电源给该折叠式串叠运算放大器,该折叠式串叠运算放大器具有一第一偏压输入端、一第二偏压输入端、一第三偏压输入端、一第四偏压输入端、一共模回授输入端、一第一信号输入端、一第二信号输入端、一第一信号输出端与一第二信号输出端,该第一偏压输入端、该第二偏压输入端、该第三偏压输入端与该第四偏压输入端各自接收一偏压,该共模回授输入端接收一共模回授电压,该第一信号输入端与该第二信号输入端接收一类比信号,该第一信号输出端与该第二信号输出端输出一运算结果,该折叠式串叠运算放大器包括:一电流源电路,具有一电源端与一负载端,该电源端耦接至该第一电压源;一第一负相逻辑开关,具有该电源端、该负载端与一控制端,该电源端耦接至该电流源电路之该负载端,该控制端耦接至该第一信号输入端;一第二负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该电流源电路之该负载端,该控制端耦接至该第二信号输入端;一第三负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该控制端耦接至该第一偏压输入端;一第四负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该控制端耦接至该第一偏压输入端;一第五负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第三负相逻辑开关之该负载端,该负载端耦接至该第一信号输出端;一第六负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第四负相逻辑开关之该负载端,该负载端耦接至该第二信号输出端;一第一正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一信号输出端,该负载端耦接至该第一负相逻辑开关之该负载端;一第二正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第二信号输出端,该负载端耦接至该第二负相逻辑开关之该负载端;一第三正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一正相逻辑开关之该负载端,该负载端耦接至该第二电压源,该控制端耦接至该共模回授输入端;一第四正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第二正相逻辑开关之该负载端,该负载端耦接至该第二电压源,该控制端耦接至该共模回授输入端;一第一运算放大器,具有一第一运算输入端、一第二运算输入端、一第三运算输入端、一第四运算输入端、一第一运算输出端与一第二运算输出端,该第一运算输入端耦接至该第一信号输入端,该第二运算输入端耦接至该第二信号输入端,该第三运算输入端耦接至该第三偏压输入端,该第四运算输入端耦接至该第四偏压输入端,该第一运算输出端耦接至该第五负相逻辑开关之该控制端,该第二运算输出端耦接至该第六负相逻辑开关之该控制端;以及一第二运算放大器,具有该第一运算输入端、该第二运算输入端、该第三运算输入端、该第四运算输入端、该第一运算输出端与该第二运算输出端,该第一运算输入端耦接至该第一信号输入端,该第二运算输入端耦接至该第二信号输入端,该第三运算输入端耦接至该第一偏压输入端,该第二运算输入端耦接至该第二偏压输入端,该第一运算输出端耦接至该第一正相逻辑开关之该控制端,该第二运算输出端耦接至该第二正相逻辑开关之该控制端。2.如申请专利范围第1项所述之折叠式串叠运算放大器,其中该第一负相逻辑开关、该第二负相逻辑开关、该第三负相逻辑开关、该第四负相逻辑开关、该第五负相逻辑开关及该第六负相逻辑开关是一PMOS。3.如申请专利范围第1项所述之折叠式串叠运算放大器,其中该第一正相逻辑开关、该第二正相逻辑开关、该第三正相逻辑开关与该第四正相逻辑开关是一NMOS。4.如申请专利范围第1项所述之折叠式串叠运算放大器,其中该电流源电路更包括:一第七负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该控制端耦接至该第一偏压轮入端;以及一第八负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第七负相逻辑开关之该负载端,该负载端耦接至该第一负相逻辑开关之该电源端,该控制端耦接至该第二偏压输入端。5.如申请专利范围第4项所述之折叠式串叠运算放大器,其中该第七负相逻辑开关与该第八负相逻辑开关是该PMOS。6.如申请专利范围第1项所述之折叠式串叠运算放大器,其中该第一运算放大器与该第二运算放大器是一差动运算放大器。7.如申请专利范围第6项所述之折叠式串叠运算放大器,其中该第一运算放大器更包括:一第九负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该负载端耦接至该第五负相逻辑开关之该控制端,该控制端耦接至该第五负相逻辑开关之该控制端;一第十负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该负载端耦接至该第六负相逻辑开关之该控制端,该控制端耦接至该第六负相逻辑开关之该控制端;一第十一负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该负载端耦接至该第五负相逻辑开关之该控制端,该控制端耦接至该第六负相逻辑开关之该控制端;一第十二负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该负载端耦接至该第六负相逻辑开关之该控制端,该控制端耦接至该第五负相逻帽开关之该控制端;一第五正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第五负相逻辑开关之该控制端,该控制端耦接至该第一信号输入端;一第六正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第六负相逻辑开关之该控制端,该负载端耦接至该第五正相逻辑开关之该负载端,该控制端耦接至该第二信号输入端;一第七正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第五正相逻辑开关之该负载端,该控制端耦接至该第四偏压输入端;以及一第八正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第七正相逻辑开关之该负载端,该负载端耦接至该第二电压源,该控制端耦接至该第三偏压输入端。8.如申请专利范围第7项所述之折叠式串叠运算放大器,其中该第九负相逻辑开关、该第十负相逻辑开关、该第十一负相逻辑开关与该第十二负相逻辑开关是该PMOS。9.如申请专利范围第7项所述之折叠式串叠运算放大器,其中该第五正相逻辑开关、该第六正相逻辑开关、该第七正相逻辑开关与该第八正相逻辑开关是该NMOS。10.如申请专利范围第6项所述之折叠式串叠运算放大器,其中该第二运算放大器更包括:一第十三负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一电压源,该控制端耦接至该第一偏压输入端;一第十四负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第十三负相逻辑开关之该负载端,该控制端耦接至该第二偏压输入端;一第十五负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第十四负相逻辑开关之该负载端,该负载端耦接至该第一正相逻辑开关之该控制端,该控制端耦接至该第一信号输入端;一第十六负相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第十四负相逻辑开关之该负载端,该负载端耦接至该第二正相逻辑开关之该控制端,该控制端耦接至该第二信号输入端;一第九正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一正相逻辑开关之该控制端,该负载端耦接至该第二电压源,该控制端耦接至该第一正相逻辑开关之该控制端;一第十正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第二正相逻辑开关之该控制端,该负载端耦接至该第二电压源,该控制端耦接至该第二正相逻辑开关之该控制端;一第十一正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第一正相逻辑开关之该控制端,该控制端耦接至该第二正相逻辑开关之该控制端;以及一第十二正相逻辑开关,具有该电源端、该负载端与该控制端,该电源端耦接至该第二正相逻辑开关之该控制端,该负载端耦接至该第二电压源,该控制端耦接至该第一正相逻辑开关之该控制端。11.如申请专利范围第10项所述之折叠式串叠运算放大器,其中该第十三负相逻辑开关、该第十四负相逻辑开关、该第十五负相逻辑开关与该第十六负相逻辑开关是该PMOS。12.如申请专利范围第10项所述之折叠式串叠运算放大器,其中该第九正相逻辑开关、该第十正相逻辑开关、该第十一正相逻辑开关与该第十二正相逻辑开关是该NMOS。图式简单说明:第1图绘示习知折叠式串叠运算放大器电路图;第2图绘示习知折叠式串叠运算放大器电路的模拟结果;第3图绘示习知增益加强型折叠式串叠运算放大器电路图;第4图绘示本创作折叠式串叠运算放大器电路图;第5A图绘示本创作折叠式串叠运算放大器之差动运算放大器1_41的电路图;第5B图绘示本创作折叠式串叠运算放大器之差动运算放大器1_42的电路图;以及第6图绘示本创作折叠式串叠运算放大器电路的模拟结果。 |
