| 主权项 |
1.一种半导体用电阻装置,包括:一导电层,设置于一基底,且上述导电层两端分别具有主要接触区;及至少二辅助接触区,分别邻设于上述主要接触区,并与上述主要接触区构成一接触部。2.如申请专利范围第1项所述之半导体用电阻装置,其中上述主要接触区及辅助接触区系一体成型。3.如申请专利范围第2项所述之半导体用电阻装置,更包括一保护层,设置于上述导电层,并露出上述接触部。4.如申请专利范围第3项所述之半导体用电阻装置,其中上述导电层系设置于一浅沟槽绝缘物。5.如申请专利范围第4项所述之半导体用电阻装置,其中上述接触部系与外部导线连接。6.如申请专利范围第5项所述之半导体用电阻装置,其中上述导电层为矽层。7.如申请专利范围第5项所述之半导体用电阻装置,其中上述导电层为复晶矽层。8.如申请专利范围第6或7项所述之半导体用电阻装置,其中上述保护层为氧化层。9.如申请专利范围第8项所述之半导体用电阻装置,其中上述保护层为二氧化矽层。10.一种半导体用电阻装置,设置于浅沟槽绝缘物,包括:一导电层,设置于上述浅沟槽绝缘物,且上述导电层两端分别具有主要接触区;及至少二辅助接触区,分别邻设于上述主要接触区,并与上述主要接触区构成一接触部。11.如申请专利范围第10项所述之半导体用电阻装置,其中上述主要接触区及辅助接触区系一体成型。12.如申请专利范围第11项所述之半导体用电阻装置,更包括一保护层,设置于上述导电层,并露出上述接触部。13.如申请专利范围第12项所述之半导体用电阻装置,其中上述接触部系与外部导线连接。14.如申请专利范围第13项所述之半导体用电阻装置,其中上述导电层为矽层。15.如申请专利范围第13项所述之半导体用电阻装置,其中上述导电层为复晶矽层。16.如申请专利范围第14或15项所述之半导体用电阻装置,其中上述保护层为氧化层。17.如申请专利范围第16项所述之半导体用电阻装置,其中上述保护层为二氧化矽层。18.一种半导体用电阻装置,包括:一浅沟槽绝缘物;一导电层,设置于上述浅沟槽绝缘物,且上述导电层两端分别具有主要接触区,及至少二辅助接触区,分别邻设于上述主要接触区,并与上述主要接触区构成一接触部。19.如申请专利范围第18项所述之半导体用电阻装置,其中上述主要接触区及辅助接触区系一体成型。20.如申请专利范围第19项所述之半导体用电阻装置,更包括一保护层,设置于上述导电层,并露出上述接触部。21.如申请专利范围第20项所述之半导体用电阻装置,其中上述接触部系与外部导线连接。22.如申请专利范围第21项所述之半导体用电阻装置,其中上述导电层为矽层。23.如申请专利范围第21项所述之半导体用电阻装置,其中上述导电层为复晶矽层。24.如申请专利范围第22或23项所述之半导体用电阻装置,其中上述保护层为氧化层。25.如申请专利范围第24项所述之半导体用电阻装置,其中上述保护层为二氧化矽层。图式简单说明:第1图系显示习知电阻之上视图。第2图系显示沿着第1图之A-A'线之剖面图。第3图系显示传统P型复晶矽电阻在电压变化时其电阻値所产生之对应变化。第4图系显示P型复晶矽电阻之界面电阻与复晶矽层11宽度W1之关系。第5图系显示根据本发明实施例之半导体用电阻装置。第6图系显示根据本发明实施例之P型复晶矽电阻在电压变化时其电阻値所产生之对应变化。 |
