| 主权项 |
1.一种在积体电路晶片上之多层共面互连结构,包括:一个具复数个互连导体的平面线层,该导体间由具相对较低介电常数与较低弹性系数的介电质隔开;及一个平面的通道层,该层包含一个比在线层有较高弹性系数的介电薄膜与通过此层的导电通道,其中一个线与通道层是覆盖在积体电路基板上并定义为第一层,其他的线与通道层又覆盖在第一层上,因此通道是选择性的跟线层的导体接触。2.如申请专利范围第1项之多层共面互连结构,其中介电薄膜具有较低的介电常数値。3.如申请专利范围第1项之多层共面互连结构,其中介电质的介电常数约小于3.0。4.如申请专利范围第1项之多层共面互连结构,其中介电质包含一种聚亚芳基醚的材质。5.如申请专利范围第1项之多层共面互连结构,其中介电质包含一种有机材质。6.如申请专利范围第1项之多层共面互连结构,其中介电薄膜包含一种无机性的薄膜。7.如申请专利范围第1项之多层共面互连结构,其中介电薄膜包含SiCOH薄膜。8.一种在积体电路晶片上之多层共面之铜镶嵌互连结构,包括:一个在积体电路基板上并具复数个线导体的第一平面互连层,该导体间由具相对较低介电常数与较低弹性系数的介电质隔开;一个在第一平面互连层上的第二平面互连层,该层包含一个比第一平面互连层有较高弹性系数的介电薄膜与通过此层的导电通道,这些通道是选择性的与线导体接触;及一个在第二平面互连层上的第三平面互连层,该层具有复数个由介电质分隔开并选择性的与通道接触的线导体。9.如申请专利范围第8项之多层共面之镶嵌互连结构,其中介电薄膜具有较低的介电常数値。10.如申请专利范围第8项之多层共面镶嵌互连结构,其中介电质的介电常数约小于3.0。11.如申请专利范围第8项之多层共面镶嵌互连结构,其中介电质包含一种聚亚芳基醚的材质。12.如申请专利范围第8项之多层共面镶嵌互连结构,其中介电质包含一种有机材质。13.如申请专利范围第8项之多层共面镶嵌互连结构,其中介电薄膜包含一种无机性的薄膜。14.如申请专利范围第8项之多层共面镶嵌互连结构,其中介电薄膜包含SiCOH薄膜。15.一种在积体电路晶片上多层共面互连结构,包括:一个具复数个互连导体的平面线层,该导体间由具相对较低介电常数的介电质隔开;及一个平面的通道层,该层包含一个具相对较低介电常数的无机性介电薄膜与通过此层的导电通道,其中一个线与通道层是覆盖在积体电路基板上并定义为第一层,其他的线与通道层又覆盖在第一层上,因此通道是选择性的跟线层的导体接触。16.如申请专利范围第15项之多层共面互连结构,其中介电质的弹性系数比介电薄膜低。17.如申请专利范围第15项之多层共面互连结构,其中介电质与介电薄膜的介电常数皆约小于3.0。18.如申请专利范围第16项之多层共面互连结构,其中介电质的弹性系数小于20GPa。图式简单说明:图1是一个说明根据本发明之使用在积体电路晶片上的多层的,共面的互连结构的横断面;且图2-4说明了制造如图1之互连结构的程序。 |
