| 主权项 |
1.一种半导体记忆体装置包括: 一个记忆体单元阵列,其中含有许多各用于储存一 个资料的记忆体单元,该阵列包含一个用于储存高 位准信号的第一记忆体单元和一个用于储存低位 准信号的第二记忆体单元; 一个资料读取部,其中包含第一到第三感测放大器 ,该第一和第二感测放大器分别系用于读取来自该 第一和第二记忆体单元的资料,该第三感测放大器 则系用于读取来自一个由某一位址信号指定之记 忆体单元的资料; 一个内部时脉信号产生器,系用于产生相互间呈互 补的第一和第二时脉信号; 一个回声时脉产生器,其中包含分别用于回应该第 一和第二时脉信号,以便分别闩锁来自该第一和第 二感测放大器之资料用的第一和第二资料暂存器, 及一个用于交替地接收来自该第一和第二资料暂 存器的资料,以输出一个回声时脉信号的第一输出 缓冲器;以及 一个资料输出部,其中包含一个用于回应该第一时 脉信号,以便闩锁来自该第三感测放大器之资料的 第三资料暂存器,及一个用于接收来自该第三暂存 器的资料,以输出所读取资料的第二输出缓冲器。 2.如申请专利范围第1项之半导体记忆体装置,其中 该第一资料暂存器包含一个单一闩锁电路系用于 回应该第一时脉信号的上升边缘以闩锁资料,该第 二资料暂存器包含一个主闩锁电路和一个从属闩 锁电路,该第二资料暂存器的主闩锁电路系用于回 应该第二时脉信号的上升边缘以闩锁资料,而该第 三资料暂存器包含一个主闩锁电路和一个从属闩 锁电路,该第三资料暂存器的主闩锁电路系用于回 应该第三时序信号的上升边缘与闩锁资料。3.如 申请专利范围第2项之半导体记忆体装置,其中该 第一和第二资料暂存器会同时接收个别的资料并 交替地输出个别的资料。4.如申请专利范围第1项 之半导体记忆体装置,另外包括一个中间电位电路 来在某一特定时序上,将中间电位施加到每一个第 一到第三感测放大器的输出端上。5.如申请专利 范围第4项之半导体记忆体装置,其中各感测放大 器和各资料暂存器中每一个都会传输一对互补信 号,且该中间电位电路系藉由一个均等器,使一对 承载各互补信号的信号线上的各电位相等而施行 的。6.如申请专利范围第5项之半导体记忆体装置, 其中各资料暂存器每一个都包含一个具有用于放 大该对互补信号之功能的闩锁电路。7.一种半导 体记忆体装置包括: 一个记忆体单元阵列,其中含有许多各用于储存一 个资料的记忆体单元,该阵列包含一个用于储存高 位准信号或低位准信号的第一记忆体单元; 一个资料读取部,其中包含第一和第二感测放大器 ,该第一感测放大器系用于读取来自该第一记忆体 单元的资料,该第二感测放大器则系用于读取来自 一个由某一位址信号指定之记忆体单元的资料; 一个回声时脉产生器,其中包含用于回应该第一时 脉信号以便闩锁来自该第一感测放大器之资料的 第一资料暂存器,及一个用于接收来自该第一资料 暂存器的资料以输出一个回声时脉信号的第一输 出缓冲器;以及 一个资料输出部,其中包含一个用于回应该第一时 脉信号及与该第一时脉信号互补的第二时脉信号, 以便闩锁来自该第二感测放大器之资料用的第二 资料暂存器,及一个用于接收来自该第二暂存器的 资料,以输出所读取资料用的第二输出缓冲器。8. 如申请专利范围第7项之半导体记忆体装置,其中 该回声时脉产生器另外包含一个第三资料暂存器, 它系取决于储存于该记忆体单元内的高位准或低 位准信号,而接收具有低位准或高位准的第一资料 ,并以该第一资料暂存器而将第一资料交替地传送 到该第一输出缓冲器上,以产生该回声时脉信号。 图式简单说明: 第1A和1B图、显示的分别是习知SDR-PBSRAM和DDR-PBSRAM 的时序图。 第2图、系用以显示一种习知PBSRAM的俯视平面图。 第3图、系用以显示一种习知SRAM中之回声时脉产 生器和资料输出部的电路图。 第4图、系用以显示另一种习知SRAM中之回声时脉 产生器和资料输出部的电路图。 第5A图、系用以显示一种习知SRAM之资料输出部内 一个能够减缓其回声时脉信号与所读取资料之间 时序差异之资料暂存器的电路图;而第5B图、系用 以显示其存取时间对外部时脉信号之时脉周期作 图而得到的曲线。 第6A图、系用以显示另一种习知SRAM之资料输出部 内一个能够减缓其回声时脉信号与所读取资料之 间时序差异之资料暂存器的电路图;而第6B图、系 用以显示其存取时间对外部时脉信号之时脉周期 作图而得到的曲线。 第7图、系用以显示一种根据本发明某一实施例之 SRAM的方块图。 第8A,8B和8C图、分别系用以显示第一资料暂存器、 第二资料暂存器、和中间电压电路之实例的电路 图。 第9图、系用以显示第7图SRAM的时序图。 第10图、系用以显示第7图SRAM中之回声时脉产生器 和资料输出部的电路图。 第11A-11D图、系用以显示第10图中资料输出部内一 些资料暂存器实例的电路图以及一个中间电压电 路的电路图。 第12A-12C图、系用以显示第10图中资料输出部内一 些资料暂存器实例的电路图。 |
