| 摘要 |
<p>집적회로의 설계시, ESD 기준의 트랜지스터를 적게 하여 소자나 배선의 면적을 작게 하는 것이다. 게이트 (G), 드레인 (D) 이외에 복수의 소오스 컨택트 (S1, S2) 및 이들 소오스 컨택트 (S1, S2) 사이의 확산층으로 형성되는 제 1 및 제 2 저항 (5) 을 구비한 제 1 트랜지스터 (2) 와, 게이트, 드레인 및 소오스를 구비한 제 2 트랜지스터 (3) 를 갖는다. 상기 제 1 트랜지스터 (2) 의 제 1 소오스 컨택트 (S1) 에는 전원 VCC 를 접속함과 동시에 제 2 소오스 컨택트 (S2) 에는 제 2 트랜지스터 (3) 의 게이트 또는 소오스에 접속되는 배선 (4) 을 접속하고 있다.</p> |
