| 摘要 |
<p>본 발명은 반도체 메모리에 관한 것으로, X-어드레스 인에이블신호의 발생경로를 단순화하여 불필요한 지연시간의 발생을 억제함으로써 반도체 메모리의 동작속도를 향상시키기 위한 것이다. 이와 같은 본 발명에 따른 반도체 메모리는 제 1 내지 제 5 논리 게이트와 제 1 및 제 2 스위칭 수단을 포함하여 이루어진다. 제 1 논리 게이트는 결함구제 정보에 따라 발생하는 다수개의 제 1 제어신호를 입력받아 제 1 제어신호 가운데 적어도 하나의 신호가 논리 0일 때 논리 1의 출력을 발생시킨다. 제 2 논리 게이트는 제 1 논리 게이트의 출력을 반전시켜서 제 2 제어신호를 발생시킨다. 제 3 논리 게이트는 제 1 제어신호를 입력받아 제 1 제어신호 가운데 적어도 하나의 신호가 논리 0일 때 논리 1의 출력을 발생시킨다. 제 4 및 제 5 논리 게이트는 제 3 논리 게이트의 출력단에 직렬 연결되어 제 3 논리 게이트의 출력을 반전 및 재 반전시켜서 제 3 제어신호를 발생시킨다. 제 1 스위칭 수단은 제 2 논리 게이트의 입력단과 전원전압 사이에 연결되어 제 4 제어신호에 의해 스위칭된다. 제 2 스위칭 수단은 제 2 논리 게이트의 입력단과 전원전압 사이에 연결되어 제 5 제어신호에 의해 스위칭된다.</p> |
