2 Semiconductor device in which MPU and DRAM as secondary cache memory are mounted on same chip to easily realize high speed of cycle time under restriction on chip size

摘要

반도체장치는, MPU(micro processing unit)부, DRAM(dynamic random access memory)부, 복수개의 어드레스레지스터, 그리고 복수개의 어드레스지연보상부를 구비한다. MPU부는 칩상에 설치되고 클럭신호와 어드레스신호를 출력한다. DRAM부는 칩상에 설치되고 클럭신호와 어드레스신호를 입력한다. 각 복수개의 어드레스레지스터는 클럭신호에 응답하여 어드레스신호를 래치한다. 각 복수개의 어드레스지연보상부는 상기 복수개의 어드레스레지스터의 전단에 설치되어 어드레스신호전송지연시간이 소정범위내에 들어가도록 어드레스신호전송지연시간을 보상한다. 어드레스신호전송지연시간은 상기 MPU부가 상기 어드레스신호를 출력한 후부터 상기 각 어드레스레지스터가 상기 어드레스신호를 입력하기 전까지 경과한 시간을 나타낸다.