| 摘要 |
<p>본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 구리 전해 도금법을 이용한 구리(Cu) 증착법으로 구리 금속 배선을 형성함에 있어, 비아 콘택홀 및 트렌치에만 구리를 선택적으로 매립하면서 구리 매립층의 평탄화를 증대시킬 수 있는 기술이다. 본 발명은 비아 콘택홀 및 트렌치가 형성된 웨이퍼의 표면에 확산 장벽층 및 구리 시드층을 형성하고, 선택적 구리 증착을 위해 비아 콘택홀 및 트렌치가 개방되는 마스크층을 형성하고, 구리 전해 도금법을 이용한 구리 증착법으로 비아 콘택홀 및 트렌치에 구리 매립층을 형성하되, 웨이퍼의 전해 포텐셜을 음극-양극-음극 순으로 변화시키면서 전해 도금-전해 폴리싱-전해 도금 순으로 공정이 진행되도록 하여 구리 매립층의 매립 특성 및 표면 평탄화가 증대되도록 하고, 이후 화학적 기계적 연마 공정 및 캡핑층 형성 공정을 진행한다. 이러한 공정으로 얻어지는 구리 매립층은 매립 특성 및 표면 평탄화가 우수하여, 구리 매립층의 보이드 및 키홀과 같은 내부 결함을 줄일 수 있어 금속 배선에 대한 신뢰성, 안정성 및 성능을 향상시킬 수 있을 뿐만 아니라, 연마 공정의 진행시간과 슬러리 등의 소모품의 사용량을 줄일 수 있어 원가 절감 및 생산성을 향상시킬 수 있다.</p> |
