| 摘要 |
<p>본 발명은 반도체 기술에 관한 것으로, 특히 반도체 소자 제조 공정 중 금속 배선 기술에 관한 것이며, 더 자세히는 리프트-오프(lift-off)법을 이용한 금속배선 형성 기술에 관한 것이다. 본 발명은 금속배선간의 간극에서 발생하는 브릿지 현상과 후속 증착물질의 보이드 발생을 근본적으로 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다. 본 발명의 특징적인 반도체 소자의 금속배선 형성방법은, 층간절연막을 관통하여 하부의 전도층을 노출시키는 콘택홀을 형성하는 제1 단계; 상기 콘택홀 내에 콘택 플러그를 형성하는 제2 단계; 상기 제2 단계를 마친 전체 구조 상부에 절연막을 형성하는 제3 단계; 금속배선 형성 영역의 상기 절연막을 선택 식각하여 절연막 패턴을 형성하는 제4 단계; 상기 절연막 패턴에 오버랩되는 포토레지스트 패턴을 형성하되, 상기 포토레지스트 패턴이 네가티브 경사를 가지도록 형성하는 제5 단계; 상기 제5 단계를 마친 전체 구조 상부에 배선금속막을 증착하되, 상기 포토레지스트 패턴 상부의 상기 배선금속막과 상기 금속배선 형성 영역의 상기 배선금속막이 서로 분리되도록 하는 제6 단계; 및 상기 포토레지스트 패턴을 리프트-오프시키는 제7 단계를 포함하여 이루어진다.</p> |
