| 摘要 |
<p>L'invention concerne un système et un procédé permettant un usage concurrent d'une mémoire non volatile, dans l'exécution d'un code et le traitement/stockage de données, ce système comprenant un mécanisme matériel, lequel peut supporter des opérations automatiques de suspension et de reprise et intègre un circuit logique de suspension et un circuit logique de reprise (26 et 27) dans le matériel de la puce, ou bien le placement de ces circuits d'une quelconque façon afin qu'ils fonctionnent avec la puce. Ce système et ce procédé permettent à une puce de mémoire flash (24) de traiter l'exécution d'un code tout en traitant les fonctionnements programme/effacement, évitant ainsi les conflits qui font généralement capoter un tel système. Le procédé selon l'invention consiste à détecter l'état de fonctionnement de la puce et d'activité de l'unité centrale de traitement/bus (20), et à commander le dispositif de mémoire flash, afin que celui-ci suspende et/ou reprenne les fonctionnements programme/effacement à un moment approprié, de manière à ne pas entrer en conflit avec des demandes de lecture.</p> |
