| 摘要 |
Circuit intégré comprenant une structure d'inductances sur un substrat semiconducteur, destinée à fonctionner à des fréquences supérieures à plusieurs centaines de MHz, comportant une première inductance formée par une piste conductrice (38) et présentant des première (A5) et deuxième (B5) bornes reliées respectivement à chacune des deux extrémités (40, 42) de la piste conductrice, comprenant une deuxième inductance formée par la piste conductrice entre la deuxième borne et un point intermédiaire quelconque (J) de la piste conductrice relié à une troisième borne (A6), lesdites deuxième et troisième bornes constituant les deux bornes de la deuxième inductance, et des moyens pour mettre la troisième borne à haute impédance quand la première inductance est utilisée. <IMAGE> |
