| 主权项 |
2.如申请专利范围第1项定义之电脑系统,其中A)每个该记忆体位置都含有M个像素値;B)该记忆体刷新位址信号在沿着下一个记忆体行辨识连续的记忆体列位置之前,连续M次沿着多个扫描之记忆体行辨识连续的记忆体列位置;C)该记忆体输出信号代表每个作为一位元序列之该记忆体位置的内容;以及D)该显示系统进一步包括一位元重定顺序网路,该网路位于影像记忆体及显示装置之间,用以根据一重定顺序结构重新安排位元顺序,而该重定顺序结构区别记忆体刷新位址信号连续M次沿着特定记忆体行连续辨识连续之记忆体列位置中每次的差异。3.如申请专利范围第2项定义之电脑系统,其中位元重定顺序网路包括一omega网路。4.如申请专利范围第3项定义之显示系统,其中ornega网路是三阶段omega网路。5.如申请专利范围第1项定义之电脑系统,其中N=2。6.一种电脑系统,其包括:A)一中央处理器,用以产生代表影像像素列及行中排列之图片元素之数値的更新资料,并且,用以产生辨识图片元素之列与行之对应的更新位址信号,该信号値评定如何描绘更新资料信号;以及B)显示系统,其包括:i)一影像记忆体,其包括以记忆体位置列与行方式组织的记忆体位置,并反应代表影像像素列与行中排列之图片元素之数値的更新资料信号,并且,反应辨识图片元素之列与行之对应的更新位址信号,该信号値评定如何描绘更新资料信号,以便储存对应之更新位址信号辨识之记忆体位置列与行中之更新资料信号代表的数値,每个该记忆体位置含有M个像素値,该影像记忆体进一步产生记忆体输出信号,该信号代表传送到该输出之刷新位址信号辨识之记忆体位置中记忆体位置之内容之分别的位元序列;ii)一刷新位址产生器,用以产生并传送影像记忆体刷新位址信号,该信号在沿着下一个记忆体行连续辨识连续的记忆体列位置之前,连续M次沿着多个连续扫描之记忆体行连续辨识连续的记忆体列位置;iii)一位元重定顺序网路,用以根据一重定顺序结构重新安排位元顺序,而该重定顺序结构区别记忆体刷新位址信号连续M次沿着特定记忆体行连续辨识连续之记忆体列位置中每次的差异;以及iv)一显示装置,用以沿着一分开的显示列以连续的显示位置显示像素値,该像素値藉由反应刷新位址信号所产生之记忆体输出信号产生的预定位元数之重新排定顺序之位元来代表像素値,而刷新位址信号则是沿着多个连续扫描之记忆体行辨识连续的记忆体列位置。7.如申请专利范围第6项定义之电脑系统,其中位元重定顺序网路包括一omega网路。8.如申请专利范围第7项定义之电脑系统,其中omega网路是三阶段omega网路。9.一显示系统,其包括:A)一影像记忆体,其包括N个分开之可用的记忆体模组,其编号从0到N-1,彼等记忆体模组一起提供以记忆体位置列与行方式组织的记忆体位置,而第(n modN)个记忆体模组含有第n个记忆体位置列,影像记忆体反应代表影像像素列与行中排列之图片元素之数値的更新资料信号,并且,反应辨识图片元素之列与行之对应的更新位址信号,该信号値评定如何描绘更新资料信号,以便将对应之更新位址信号辨识之记忆体位置列与行中之更新资料信号代表的数値一次只储存到一组记忆体模组中,该影像记忆体进一步产生记忆体输出信号,该信号同时代表传送到该输出之刷新位址信号辨识之所有记忆体模组中记忆体位置的内容;B)一刷新位址产生器,用以产生并传送影像记忆体刷新位址信号,该信号沿着多个连续扫描之记忆体行连续辨识连续的记忆体列位置;以及C)一显示装置,用以沿着一分开的显示列以连续的显示位置显示像素値,该像素値藉由反应刷新位址信号所产生的记忆体输出信号来代表像素値,而刷新位址信号则是沿着多个连续扫描之记忆体行辨识连续的记忆体列位置。10.如申请专利范围第9项定义之显示系统,其中A)每个该记忆体位置都含有M个像素値;B)该记忆体刷新位址信号在沿着下一个记忆体行辨识连续的记忆体列位置之前,连续M次沿着多个扫描之记忆体行辨识连续的记忆体列位置;C)该记忆体输出信号代表每个作为一位元序列之该记忆体位置的内容;以及D)该显示系统进一步包括一位元重定顺序网路,该网路位于影像记忆体及显示装置之间,用以根据一重定顺序结构重新安排位元顺序,而该重定顺序结构区别记忆体刷新位址信号连续M次沿着特定记忆体行连续辨识连续之记忆体列位置中每次的差异。11.如申请专利范围第10项定义之电脑系统,其中位元重定顺序网路包括一omega网路。12.如申请专利范围第11项定义之显示系统,其中omega网路是三阶段omega网路。13.如申请专利范围第9项定义之电脑系统,其中N=2。14.一显示系统,其包括:A.一影像记忆体,其包括以记忆体位置列与行方式组织的记忆体位置,并反应代表影像像素列与行中排列之图片元素之数値的更新资料信号,并且,反应辨识图片元素之列与行之对应的更新位址信号,该信号値评定如何描绘更新资料信号,以便储存对应之更新位址信号辨识之记忆体位置列与行中之更新资料信号代表的数値,每个该记忆体位置含有M个像素値,该影像记忆体进一步产生记忆体输出信号,该信号代表传送到该输出之刷新位址信号辨识之记忆体位置中记忆体位置之内容之分别的位元序列;B.一刷新位址产生器,用以产生并传送影像记忆体刷新位址信号,该信号在沿着下一个记忆体行连续辨识连续的记忆体列位置之前,连续M次沿着多个连续扫描之记忆体行连续辨识连续的记忆体列位置;C.一位元重定顺序网路,用以根据一重定顺序结构重新安排位元顺序,而该重定顺序结构区别记忆体刷新位址信号连续M次沿着特定记忆体行连续辨识连续之记忆体列位置中每次的差异;以及D.一显示装置,用以沿着一分开的显示列以连续的显示位置显示像素値,该像素値藉由反应刷新位址信号所产生之记忆体输出信号产生的预定位元数之重新排定顺序之位元来代表像素値,而刷新位址信号则是沿着多个连续扫描之记忆体行辨识连续的记忆体列位置。15.如申请专利范围第14项定义之电脑系统,其中位元重定顺序网路包括一omega网路。16.如申请专利范围第15项定义之电脑系统,其中omega网路是三阶段omega网路。图式简单说明:图1显示可采用本发明之显示记忆体组织之电脑系统类型的方块图;图2显示图1之显示控制器更详细的方块图;图3a及3b显示描述影像空间与横向影像之显示扫描顺序之间关系的图示;图4a及4b显示类同于图3a及3b但表示纵向影像之顺序之间关系的图示;图5显示图2之位址产生器/记忆体介面模组之记忆体介面部份的方块图;图6显示该模组之位址产生电路的方块图;图7a及7b分别显示描述系统之横向与纵向模式之位址产生的时序图;图8显示附图之具体实施例所采用之纵向模式记忆体组织的一种形式;图9显示附图之具体实施例的记忆体模组与显示管线的方块图;图10显示图9之显示管线采用之omega网路的方块图;图11显示其中一个图10之个别omega网路开关的更详细方块图;图12显示描述omega网路选择信号与扫描线之间关系的表格,其中扫描线是每个记忆体位置含有四个像素之资料値时附图之具体实施例在纵向模式中采用的扫描线;图13显示每个记忆体位置含有八个像素之资料値时附图之具体实施例采用之相似的表格;图14显示位置含有两个像素之资料値之相似的表格;图15显示本发明另一项具体实施例所采用之记忆体模组与显示管线的方块图;图16显示描述图15之具体实施例的记忆体组织;图17显示图15与16之另一项具体实施例所采用之位址转译网路的逻辑图;以及图18显示描述具体实施例之记忆体晶片选择电路的图式。 |
