| 摘要 |
<p>본 발명은 게이트 저항의 증가 및 웨이퍼의 요동(Fluctuation)을 방지하도록 한 반도체 소자의 실리사이드 형성방법에 관한 것으로서, 반도체 기판상에 게이트 절연막을 개재하여 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 표면에 산화막을 형성하는 단계와, 상기 게이트 전극의 양측면에 측벽 스페이서를 형성하는 단계와, 상기 게이트 전극과 측벽 스페이서 사이의 양측면의 산화막을 선택적으로 제거하는 단계와, 상기 노출된 게이트 전극 및 반도체 기판의 표면에 티타늄 실리사이드를 형성하는 단계를 포함하여 형성함을 특징으로 한다.</p> |
