| 主权项 |
1.一种数据机,包含:接收电路,用以接收来自一线路的一类比信号;转换电路,用以将该类比信号转换成一数位信号,该数位信号包含复数个理想取样点,其中该复数个理想取样点包含一同步化顺序,其中在时间上由一时段T将该复数个理想取样点个别予以分离;以及侦测电路,用以侦测该同步化顺序,包含:整数S数目之取漾电路,其中S大于或等于二,且该等取样电路各包含:取样电路,于每时段T至少一次取得一取样,以对应于该复数个理想取样点的每一取样点;比较电路,用以将多个取得之取样与一相关的顺序作比较;以及输出电路,用以输出一同步化侦测信号,以响应该复数个所取得之取样与该相关顺序间的一充分匹配。2.如申请专利范围第1项之数据机,其中该整数S等于二。3.如申请专利范围第2项之数据机:其中该整数S数目之取样电路系由一第一取样电路和一第二取样电路所组成;以及其中用以取得该第一取样电路的一取样之电路以及取得该第二取样电路的一取样之电路系以交替方式作业。4.如申请专利范围第3项之数据机,其中该取得第一取样电路的一取样之电路和取得第二取样电路的一取样之电路其作业时间相差T/2。5.如申请专利范围第1项之数据机,进一步包含一后置处理器电路,该后置处理器电路包含:整数S数目之输入,其中该整数S数目之输入各用以接收一同步化侦测信号,其系来自整数S数目之取样电路中一对应的取样电路;以及显示电路,用以显示一最后之同步化侦测信号,以响应该整数S数目的输入。6.如申请专利范围第5项之数据机,其中该显示最后之同步化侦测信号以响应整数S数目之输入的电路包含:接收电路,用以接收一符号时脉;响应电路,用以响应该整数S数目的输入之一,其中该输入系用以作为一支配之输入;显示电路,当一第一符号时脉期间,于该支配之输入接收一同步化侦测信号时,则于该第一符号时脉期间显示最后之同步化侦测信号;以及显示电路,当一第一符号时脉期间,于该支配之输入并未接收一同步化侦测信号,但于整数S数目之输入中该支配输入以外的一输入接收一同步化侦测信号时,则于紧接第一符号时脉之后的一第二时脉时期期间显示最后之同步化侦测信号。7.如申请专利范围第1项之数据机,进一步包含一后置处理器电路,该后置处理器电路包含:一输入,用以接收至少一信号,其系响应来自该等取样电路之同步化侦测信号;评估电路,用以评估多重之接收信号间的多重时间差异,该多重之接收信号系响应该等同步化侦测信号;一输出,用以显示一最后之同步化侦测信号;以及输出电路,用以选择性将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号,以响应该评估电路。8.如申请专利范围第7项之数据机,其中该用以选择性将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号的电路包含输出电路,用以将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号,以响应该评估电路决定:多重时间差异之多数等于一预定的时间时期。9.如申请专利范围第8项之数据机,进一步包含一等化器,用以训练,以响应该复数个理想取样点,其中该等化器与该复数个理想取样点同步化,以响应最后之同步化侦测信号。10.如申请专利范围第7项之数据机,其中选择性将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号的电路包含抑制电路,用以抑制响应该等同步化侦测信号的至少一信号,以响应该评估电路决定:多重时间差异之多数不等于一预定的时间时期。11.如申请专利范围第10项之数据机,进一步包含一等化器,用以训练,以响应该复数个理想取样点,其中该等化器与该复数个理想取样点同步化,以响应最后之同步化侦测信号。12.如申请专利范围第7项之数据机,其中选择性将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号的电路包含输出电路,用以将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号,以响应该评估电路决定:多重时间差异之多数等于一预定的时间时期;以及其中选择性将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号的电路包含抑制电路,用以抑制响应该等同步化侦测信号的至少一信号,以响应该评估电路决定:多重时间差异之多数不等于预定的时间时期。13.如申请专利范围第1项之数据机,进一步包含一后置处理器电路,该后置处理器电路包含:一输入,用以接收响应来自该等取样电路之同步化侦测信号的至少一信号;评估电路,用以评估多重之接收信号间的多重时间差异,其中该等多重之接收信号系响应该等同步化侦测信号;一输出,用以显示一最后之同步化侦测信号;以及输出电路,用以将最后之同步化侦测信号输出至该输出,以响应该评估电路决定:于一时间差异并未接收响应该等同步化侦测信号的至少一信号,其中该时间差异等于多重时间差异之多数。14.如申请专利范围第13项之数据机,进一步包含一等化器,用以训练,以响应该复数个理想取样点,其中该等化器与该复数个理想取样点同步化,以响应最后之同步化侦测信号。15.如申请专利范围第1项之数据机,进一步包含一后置处理器电路,该后置处理器电路包含:一输入,用以接收至少一信号,其系响应来自该等取样电路之同步化侦测信号:评估电路,用以评估多重之接收信号间的多重时间差异,其中该等多重之接收信号系响应该等同步化侦测信号:一输出,用以显示一最后之同步化侦测信号;输出电路,用以选择性将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号,以响应该评估电路决定:多重时间差异之多数等于一预定的时间时期;以及输出电路,用以将最后之同步化侦测信号输出至该输出,以响应该评估电路决定:于一时间差异并未接数响应该等同步化侦测信号的至少一信号,其中该时间差异等于该多重时间差异之多数。16.如申请专利范围第15项之数据机,进一步包含一等化器,用以训练,以响应该复数个理想取样点,其中该等化器与该复数个理想取样点同步化,以响应最后之同步化侦测信号。17.如申请专利范围第1项之数据机,进一步包含一等化器,用以训练,以响应该复数个理想取样点,其中该等化器与该复数个理想取样点同步化,以响应最后之同步化侦测信号。18.如申请专利范围第1项之数据机:其中用以将该复数个所取得之取样与一相关顺序相比较的电路包含卷积电路,将该复数个所取得之取样与该相关顺序进行卷积:以及其中输出一同步化侦测信号以响应该复数个所取得之取样与该相关顺序间的一充分匹配之电路包含比较电路,用以将卷积作业的一结果与一定限相比较。19.如申请专利范围第1项之数据机,其中该整数数目S大于二。20.如申请专利范围第1项之数据机,其中用以取得每一取样电路的一取样电路以交替方式,且彼此相距T/S的一时间差异作业。21.如申请专利范围第1项之数据机,其中该线路包含一同轴电缆。22.一种用以操作一数据机之方法,包含:接收来自一线路的一类比信号;将该类比信号转换成一数位信号,该数位信号包含复数个理想取样点,其中该复数个理想取样点包含一同步化顺序,其中该复数个理想取样点依节奏由一时期T予以分离;以及侦测该同步化顺序,包含下列步骤:每时期T至少一次取得S个取样,以对应于该复数个理想取样点的每一取样点,其中S大于或等于二;将该复数个所取得之取样与一相关顺序相比较;以及输出至少一同步化侦测信号,以响应该复数个所取得之取样与该相关顺序间的一充分匹配。23.如申请专利范围第22项之方法:其中整数S等于二:以及其中该取得整数S数目之取样的步骤包含以彼此相距T/2的一时间差异取得两取样。24.如申请专利范围第22项之方法,进一步包含下列步骤:于一符号时脉时期期间,接收一第一同步化侦测信号和一第二同步化侦测信号之至少其一,其系对应于一给定的时期T中,该复数个所取得之取样的不同取样,其中该第一同步化侦测信号包含一支配之信号;当第一符号时脉期间,于该支配之输入接收一同步化侦测信号时,则于该第一符号时脉期间,输出一最后之同步化侦测信号;以及当第一符号时脉期间,并未接收该第二同步化侦测信号,但紧接第一符号时脉之后的一第二时脉时期期间接收该第二侦测信号时,则输出一最后之同步化侦测信号。25.如申请专利范围第22项之方法,进一步包含下列步骤:接收响应该同步化侦测信号的至少一信号;评估多重信号间之多重时间差异,该等多重信号系响应该等同步化侦测信号;选择性将响应该等同步化侦测信号的至少一信号输出至一输出,作为一最后之同步化侦测信号,以响应该评估步骤。26.如申请专利范围第25项之方法,其中该选择性输出步骤包含将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号,以响应该评估步骤决定:该等多重时间差异之多数等于一预定的时间时期。27.如申请专利范围第25项之方法,其中该选择性输出步骤包含将响应该等同步化侦测信号的至少一信号输出至该输出,作为最后之同步化侦测信号,包含抑制响应该等同步化侦测信号的至少一信号,以响应该评估电路决定:该等多重时间差异之多数不等于一预定的时间时期。28.如申请专利范围第22项之方法,进一步包含下列步骤:接收响应该等同步化侦测信号的至少一信号;评估多重信号间之多重时间差异,该等多重信号系响应该等同步化侦测信号;将一最后之同步化侦测信号输出至一输出,以响应该评估步骤决定:于一时间差异并未接收响应该等同步化侦测信号的至少一信号,其中该时间差异等于该等多重时间差异之多数。图式简单说明:第一图说明藉由一有线数据机进行通讯的一资讯框;第二图说明一有线数据机中其一接收路径的一区块图;第三图a说明依节奏发生的一连串理想取样点,各由一相同之时期T予以分离;第三图b说明第三图a之理想取样点,加上所取得有关每一理想取样点的实际取样点;第四图说明第三图a之理想取样点,加上对应定义的取样窗和错误窗;第五图说明一改良式同步化区块其一第一具体实施例的一区块图,该改良式同步化区块系用于像是第二图所示的一数据机或其他有线数据机中;第六图a说明依节奏发生的一连串理想取样点,各由一相同的时期T予以分离,并进一步说明所取得有关每一理想取样点之两组实际取样点;第六图b说明第六图a各点,其提供一第一系统値max的一例子,该値系用以定义取样窗和错误窗,其发生于第六图a的理想取样点与实际取样点间之相对时序的一第一实例;第六图c说明第六图a各点,其提供一第二系统値+max的一例子,该値系用以定义取样窗和错误窗,其发生于第六图a的理想取样点和实际取样点间之相对时序的第一实例;第七图说明依节奏发生的一连串理想取样点,其中所取得有关每一理想取样点的两组实际取样点之发生如下:一第一实际取样点系于一对应的理想取样点之前取得,而一第二实际取样点系于对应的理想取样点之后取得;第八图说明第五图同步化区块其作业之较佳方法的一流程图;第九图说明第五图同步化区块其作业的一时序图;第十图说明一改良式同步化区块其一第二具体实施例的一区块图,该改良式同步化区块系用于像是第二图所示的一数据机或其他有线数据机中;第十一图说明第十图后置处理器60之较佳具体实施例的一区块图;第十二图说明第十一图指标控制电路62之作业方法的一流程图;第十三图说明第十一图计数器评估电路64之作业方法的一流程图,该计数器评估电路系用以避免一假同步化侦测信号造成一最后之同步化侦测信号到达各种数据机组成;以及第十四图说明第十一图计数器评估电路64之作业方法的一流程图,该计数器评估电路系用以输出例子中的一最后之同步化侦测信号,其中同步化侦测并未发生,但根据先前之同步化侦测事件的稍早时序历史,预期应发生。 |
