| 主权项 |
1.一种模拟器装置,包括:一记忆体介面,用来存取程式记忆体,其中该程式记忆体包括一第一记忆体、与一外接至该装置的第二记忆体;以及一选择电路,其系被连接至介面,以于该装置系配置以从该第一记忆体撷取指令时,将该程式记忆体写入与记忆体读出存取只导入至该第二记忆体。2.如申请专利范围第1项之装置,包括:一连接至该选择电路的电路,以侦测是否该表区(table)读出与表区写入存取之至少一者即将被执行;其中该选择电路仅将该表区读出与表区写入存取之至少一者只导入至该第二记忆体。3.如申请专利范围第1项之装置,包括:一模式选择电路;其中该选择电路包括一切换装置,其系连接至该第一与第二记忆体,并且系被连接以接收一由该模式选择电路所输出之讯号。4.如申请专利范围第1项之装置,包括:一指令解码紧,其输出一讯号,代表程式记忆体读出存取指令与程式记忆体写入存取指令之至少一者即将被解码;以及一被连接至该解码器的电路,其系被配还以接收该讯号并且被配置以执行程式记忆体读出存取指令与程式记忆体写入存取指令之至少一者。5.如申请专利范围第1项之装置,包括:一模式选择电路;一逻辑电路,其系被连接以接收该模式选择电路之输出;以及一指令解码器,其具有一连接至该逻辑电路的输出端;其中该介面电路系连接至该逻辑电路的输出端。6.如申请专利范围第1项之装置,其中:该模式选择电路包括一第一构件,其用来输出一代表该装置之一操作模式的讯号;该指令解码器包括一第二构件,其用来输出一代表程式记忆体读出存取指令与程式记忆体写入存取指令之至少一者即将被解码的讯号;以及该逻辑电路系被连接以接收由该第一与第二构件所输出之讯号,并且输出一代表对于该第一与第二记忆体存取之何者即将被致能的讯号至该选择电路。7.如申请专利范围第1项之装置,其中:该记忆体介面包括:一程式记忆体滙流排,以及一连接至该滙流排之程式记忆体滙流拼控制器;以及该选择电路包括:一多工器,其系连接至该程式记忆体滙流排、一第一记忆体存取滙流排以及一第二记忆体存取滙流排;以及一电路,其系连接至该多工器,以在该第一与第二记忆体存取滙流排之间作选择。8.如申请专利范围第7项之装置,其中该电路包括一构件,其用来产生一输出至该多工器的讯号,以于该装置被配置以从该第一记忆体中撷取拈今时,表示仅有存取至该第二记忆体。9.如申请专利范围第8项之装置,其中该构件包括:一模式选择电路;一电路,其产生一代表程式记忆体存取即将被执行的讯号;以及一第一逻辑电路,其系被连接以接收该模式选择电路之输出,并具有一输入端,其系被连接以接收由该电路所输出之讯号。10.如申请专利范围第1项之装置,其中:该第一记忆体系为一模拟器程式记忆体;以及该第二记忆体系为一使用者程式记忆体。11.如申请专利范围第1项之装置,更包括:一模拟器系统,其系被连接至该装置;以及一使用者系统,其系被连接至该装置。12.如申请专利范围第11项之装置,其中:该模拟器系统包括该第一记忆体;以及该使用者系统包括该第二记忆体。13.如申请专利范围第12项之装置,其中:该第一记忆体包括一模拟器程式记忆体,其包含即将被该装置所撷取之指令;以及该第二记忆体包括一使用者程式记忆体,其中于该装置被配置以从该第一记忆体中撷取指令时,只有该程式记忆体写入记忆体读出存取被导入该使用者程式记忆体。14.一种模拟器装置,包括:一构件,系用来接收产生自一模拟器记忆体而传送至该装置的指令;以及一构件,系被连接至该用来接收的构件,而于该装置系配置以从该模拟记忆体撷取指令时,用来只瞄准记忆体读出与写入指令至连接至该装置的使用者记忆体。15.如申请专利范围第14项之装置,包括:一构件,系用来侦测记忆体读出与写入指令,其系连接至该用来接收之构件;以及一构件,系用来选择该装置之操作模式,其系连接至该用来瞄准之构件以及该用来侦测之构件。16.如申请专利范围第14项之装置,其中该用来瞄准之构件包括:一构件,系用来侦测该装置之操作模式;一构件,系用来侦测记忆体读出与写入指令;以及一构件,系使用两个用来侦测的构件之输出端而用来在该模拟器记忆体以及该使用者记忆体之间作选择。17.如申请专利范围第16项之装置,包括:一构件,系在该用来选择的构件之控制下,用来在存取至该模拟器记忆体以及该使用者记忆体之间作切换。18.一种操作模拟器装置的方法,包括以下之步骤:仅从一第一记忆体中撷取指令;以及仅对与该第一记忆体分离而外接至该模拟器装置之一第二记忆体导入记忆体存取。19.如申请专利范围第18项之方法,包括以下之步骤:仅从一模拟程式记忆体中撷取指令;以及仅对与该模拟程式记忆体分离而外接至该模拟器装置之一使用者程式记忆体导入记忆体存取。20.如申请专利范围第19项之方法,包括以下之步骤:将表区读出与表区写入存取之至少一者导入该程式记忆体。21.如申请导利范围第18项之方法,包括以下之步骤:侦测该装置之操作模式;侦测一记忆体存取是否即将被执行;以及根据该侦测步骤,选择该第一记忆盘与该第二记忆体之间的存取。22.如申请专利范围第21项之方法,其中:侦测一记忆体存取是否即将被执行的步骤系包括侦测是否表区读出与表区写入存取之至少一者即将被执行;以及侦测该记忆体存取的步骤包括将表区读出与表区写入存取之至少一者导入至该第二记忆体。23.如申请专利范围第22项之方法,包括以下之步骤:仅从一模拟程式记忆体中撷取指令;以及仅对与该模拟程式记忆体分离而外接至该模拟器装置之一使用者程式记忆体导入记忆体存取。24.如申请专利范围第18项之方法,包括以下之步骤:将指令解码;使用该解码步骤,侦测一记忆体存取是否即将被执行;以及使用该侦测步骤,决定该第一与第二记忆体之何者将被存取。25.如申请专利范围第24项之方法,包括以下之步骤:侦测该装置之操作模式;以及使用该侦测步骤,决定该第一与第二记忆体之何者将被存取。26.如申请专利范围第25项之方法,包括以下之步骤:仅对与该模拟程式记忆体分离而外接至该模拟器装置之一使用者程式记忆体导入记忆体存取。图式简单说明:第一图系为根据本发明的模拟器系统之一简化方块图;第二图系为根据本发明的模拟器晶片之一方块图;第三图系为根据本发明的模拟器晶片所包括之电路图;第四图A至第四图C系为不同操作模式下的模拟器记忆体配置图;第五图系为根据本发明之表区读出指令图表;以及第六图系为根据本发明之表区写入指令图表。 |
