| 主权项 |
1.一种半导体积体电路,于一晶片上备有,被输入受信讯号之第1频带放大器,及该第1频带放大器之输出之被输入之第1频带受信混频器,自封装体而突出于外之脚位前端到连接于上述第1频带放大器之电极为止之距离系,与其他之引线脚位之前端与,与它对应之电极为止之距离相比较而为最短之位置上配设上述第1频带放大器,为其特征者。2.如申请专利范围第1项所述之半导体积体电路,其中上述第1频带放大器系备有双极电晶体,而该双极电晶体之射极之被连接之电极至对应于该电极之脚位之前端为止之距离系最短者。3.一种半导体积体电路,于一晶片备有:受信讯号之被输入之第1频带放大器及第2频带放大器,及该第1频带放大器及第2频带放大器之输出之分别被输出之第1频带受信混频器,及第2频带混频器,而在上述第1频带受信混频器之输入脚位,与上述第1频带放大器之输入出脚位之间配置了上述第2频带受信混频器之输入脚位,在上述第2频带受信混频器之输入脚位,与上述第2频带放大器之输入出之间,配置上述第1频带放大器之输入出脚位,在上述第1频带受信混频器之输入出脚化,与上述第1频带放大器之输入脚位之间配置上述第1频带放大器之输出脚位,在上述第2频带受信混频器之输入脚位,与上述第2频带放大器之输入脚位之间,配置上述第2频带放大器之输出脚位,为其特征者。4.如申请专利范围第3项所述之半导体积体电路,其中该上述第1频带放大器之输入出脚位,及上述第2频带放大器之输出入脚位系设置于形成封装体之四边之一边上者。5.一种半导体积体电路,在于1晶片上,具有受信讯号之被输入之第1频带放大器及第2频带放大器,及该第1频带放大器及第2频带放大器之输出之分别被输入之第1频带受信混频器及第2频带受信混频器,而自封装体外突出之脚位前端至连接于上述第1频带放大器或上述第2频带放大器之电极为止之距离之,与其他之引线脚位之前端与对应它之电极为止之距离相比而可成为最短之位置上,设置上述第1频带放大器或上述第2频带放大器之电路,为其特征者。6.如申请专利范围第5项所述之半导体积体电路,其中上述第1频带放大器及上述第2频带放大器系分别具有双极电晶体,而其中之一之双极电晶体之射极之被连接之电极至对应于该电极之脚位之前端为止之距离系最短者。7.一种送受信用半导体积体电路,系具有:被输入受信讯号之第1频带放大器及第2频带放大器;连接上述第1频带放大器的第1偏压电路;连接上述第2频带放大器的第2偏压电路;上述第1频带放大器之输出被输入的第1频带受信混频器;及上述第2频带放大器之输出被输人的第2频带受信混频器;分别设有上述第1频带放大器之接地脚位,上述第2频带放大器之接地脚位,及上述偏压电路之接地脚位。8.一种送受信用半导体积体电路,系具有:被输入受信讯号之第1频带放大器及第2频带放大器;上述第1频带放大器及2频带放大器之输出分别被输入的第1频带受信混频器及第2频带受信混频器;上述第1频带放大器之接地脚位与上述第2频带放大器之接地脚位系配置于互相不邻接之位置。9.一种半导体积体电路,系具有:被输入受信讯号之第1频带放大器;上述第1频带放大器之输出被输入的第1频带受信混频器;及连接上述第1频带放大器的输入脚位、输出脚位及接地脚位;上述接地脚位系配置于上述输入脚位与上述输出脚位之间。10.如申请专利范围第7至第9项中之任一项所述之半通体积体电路,其中上述放大器系具有双极电晶体,该射极系连接于接地梢,该基极系连接于输入梢,该集极系连接于输出梢者。11.一种送受信用半导体积体电路,系具有:被输入受信讯号之第1频带放大器及第2频带放大器;连接上述第1频带放大器的第1偏压电路;连接上述第2频带放大器的第2偏压电路;上述第1频带放大器之输出被输入的第1频带受信混频器;上述第2频带放大器之输出被输入的第2频带受信混频器;及送信电路;分别设有上述第1频带放大器之接地脚位,上述第2频带放大器之接地脚位,及上述偏压电路之接地脚位,上述送信电路系连接上述偏压电路之接地脚位。图式简单说明:第一图系本发明之实施例。第二图系包含封装体之寄生元件,而偏压电路系备有低噪音放大器之接地结点时之电路例。第三图系布置之构成例。第四图系以往之移动体通讯之用之对应于双频带受信用半导体积体电路。第五图系,互邻接之结合线,导入脚位之等效电路。 |
