| 主权项 |
1.一种静态随机存取记忆体,包括DTMOS电晶体,该 DTMOS电晶体各包括一形成通道之半导体区域以及 一闸极,两者互相电连接。2.如申请专利范围第1项 之静态随机存取记忆体,其中该静态随机存取记忆 体之记忆格各包括: 具有形成通道半导体区域之N型DTMOS电晶体及一闸 极,两者互相电连接;以及 具有形成通道半导体区域之P型MOS电晶体,与电源 电连接。3.如申请专利范围第2项之静态随机存取 记忆体,其中该P型MOS电晶体具有一闸极氧化物膜, 其厚度大于该N型DTMOS半导体电晶体。4.如申请专 利范围第2项之静态随机存取记忆体,其中形成该P 型MOS电晶体形成通道半导体区域之N型井,比形成N 型DTMOS电晶体形成通道半导体区域之P型井深,而这 些形成通道之半导体区域互相电绝缘。5.如申请 专利范围第1项之静态随机存取记忆体,包括写入 电路装置,包括: 具有一形成通道半导体区域与一闸极互相电连接 之DTMOS电晶体。6.如申请专利范围第5项之静态随 机存取记忆体,其中该写入电路装置之DTMOS电晶体 包括N型DTMOS电晶体,用以使一位元线及一倒转位元 线分别具有高位准之电位。7.如申请专利范围第1 项之静态随机存取记忆体,包括读取电路装置,其 包括各具有形成通道半导体区域与一闸极互相电 连接之DTMOS电晶体。8.如申请专利范围第1项之静 态随机存取记忆体,其中该静态随机存取记忆体之 记忆格包括: 具有形成通道半导体区域与闸极互相电连接之N型 DTMOS电晶体;以及 一电阻器。9.一种半导体装置,包括: 用以执行内部处理之第一MOS电晶体,各具有以第一 井形成之形成通道半导体区域;以及 用以来往一外部装置执行直接信号传输及接收之 第二MOS电晶体,各具有以比第一井深之第二井形成 之形成通道半导体区域。图式简单说明: 第一图为构成本发明SRAM之部分SRAM元件之电路图; 第二图显示以如第一图所示之SRAM元件构成之SRAM 元件阵列,与一写入电路及一读取电路间之连接图 ; 第三图为如第一图所示SRAM元件之部分剖面图; 第四图为修改第一图SRAM元件之部分剖面图; 第五图为不同于第一图之SRAM的电路图; 第六图显示以如第一图或第五图所示之SRAM元件构 成之SRAM元件阵列,与一写入电路及一读取电路间 之连接图; 第七图说明应用如第一图或第五图所示SRAM元件之 一半导体装置之配置图; 第八图为第七图中一界面部分之部分剖面图; 第九图为习用SRAM元件之电路图;以及 第十图说明应用习用SRAM元件之SRAM的配置图。 |
