| 主权项 |
1.一种半导体装置,具备: 叠层复数层搭载半导体元件的配线印刷基板与导 电性导孔绝缘基板之叠层体的叠层构造, 具备配线印刷基板具备分别埋入复数个贯穿孔所 形成的复数个连接电极以及分别与此连接电极电 性连接的复数条配线,其中 该半导体元件与配线印刷基板所具备的该配线电 性连接, 该绝缘基板具有比用以收容搭载于该配线印刷基 板的半导体元件之半导体元件尺寸大的晶片固定 腔,且具备埋入复数个贯穿孔所形成的连接电极, 该导电导孔绝缘基板与该配线印刷基板系叠层,使 该导电导孔绝缘基板之该连接电极与该配线印刷 基板之该连接电极电性连接,且使搭载于该配线印 刷基板之该半导体元件收容于该导电导孔绝缘基 板之该晶片固定腔,构成一个该叠层体。2.一种半 导体装置,具备: 叠层复数层搭载半导体元件的配线印刷基板与导 电导孔绝缘基板之叠层体的叠层构造;以及叠层于 最上层的叠层体的导电导孔绝缘基板上,具备分别 埋入复数个贯穿孔所形成的复数个连接电极之外 层的上侧导电导孔绝缘基板;其中 该配线印刷基板具备分别埋入复数个贯穿孔所形 成的复数个连接电极以及分别与此连接电极电性 连接的复数条配线, 该半导体元件与配线印刷基板所具备的该配线电 性连接, 导电导孔绝缘基板具有比用以收容搭载于该配线 印刷基板的半导体元件之半导体元件尺寸大的晶 片固定腔,且具备埋入复数个贯穿孔所形成的连接 电极, 该导电导孔绝缘基板与该配线印刷基板系叠层,使 该导电导孔绝缘基板之该连接电极与前述配线印 刷基板之该连接电极电性连接,且使搭载于该配线 印刷基板之该半导体元件收容于该导电导孔绝缘 基板之该晶片固定腔,构成一个该叠层体。3.如申 请专利范围第1项或第2项所述之半导体装置,其中 该半导体元件其厚度大约30至200m较佳。4.如申 请专利范围第1项或第2项所述之半导体装置,其中 该半导体装置系叠层于最下层的叠层体之配线印 刷基板上,更具备具有分别埋入复数个贯穿孔所形 成的复数个连接电极之外层下侧的导电导孔绝缘 基板,该下侧的导电导孔绝缘基板之第一面与该叠 层体之最下层的配线印刷基板接触,使该下侧的导 电导孔绝缘基板之该复数个连接电极与该最下层 的叠层体之配线印刷基板之该复数个连接电极电 性连接,且在该下侧的导电导孔绝缘基板之第二面 ,形成与埋入该下侧的导电导孔绝缘基板之复数个 贯穿孔所形成的该复数个连接电极电性连接的复 数个外部端子。5.如申请专利范围第3项所述之半 导体装置,其中该半导体装置系叠层于最下层的叠 层体之配线印刷基板上,更具备具有分别埋入复数 个贯穿孔所形成的复数个连接电极之外层下侧的 导电导孔绝缘基板,该下侧的导电导孔绝缘基板之 第一面与该叠层体之最下层的配线印刷基板接触, 使该下侧的导电导孔绝缘基板之该复数个连接电 极与该最下层的叠层体之配线印刷基板之该复数 个连接电极电性连接,且在该下侧的导电导孔绝缘 基板之第二面,形成与埋入该下侧的导电导孔绝缘 基板之复数个贯穿孔所形成的该复数个连接电极 电性连接的复数个外部端子。6.如申请专利范围 第1项或第2项所述之半导体装置,其中在各该叠层 体的导电导孔绝缘基板之该晶片固定腔与收纳于 此晶片固定腔之该半导体元件之间,形成吸收应力 的空间。7.如申请专利范围第3项所述之半导体装 置,其中在各该叠层体的导电导孔绝缘基板之该晶 片固定腔与收纳于此晶片固定腔之该半导体元件 之间,形成吸收应力的空间。8.如申请专利范围第4 项所述之半导体装置,其中在各该叠层体的导电导 孔绝缘基板之该晶片固定腔与收纳于此晶片固定 腔之该半导体元件之间,形成吸收应力的空间。9. 如申请专利范围第4项所述之半导体装置,其中该 空间填充软性黏着剂。10.一种半导装置的制造方 法,具备: 形成复数个分别埋入复数个实穿孔所形成的复数 个连接电极以及具备分别与此连接电极电性连接 的复数条配线之配线印刷基板之工程; 搭载半导体元件于该配线印刷基板之工程; 电性连接搭载于该配线印刷基板的半导体元件与 该配线印刷基板之该配线之工程; 在搭载半导体元件于该配线印刷基板时,具有比收 容搭载于该配线印刷基板的半导体元件之半导体 元件尺寸大的晶片固定腔,且具备埋入复数个实穿 孔所形成的连接电极,更在背面形成复数层形成黏 着剂层之导电导孔绝缘基板之工程; 叠层该导电导孔绝缘基板的一个与该配线印刷基 板的一个,使该导电导孔绝缘基板之该连接配线, 与此配线印刷基板的该连接电极电性连接,且使搭 载于该配线印刷基板之该半导体元件收容于该导 电导孔绝缘基板之该晶片固定腔,制作这些基板的 一个叠层体之工程;以及 该叠层体之该导电导孔绝缘基板的一个,与该配线 印刷基板的一个藉由该黏着剂相互黏着,一体化这 些基板之工程。11.一种半导装置的制造方法,具备 : 在主面形成复数个形成配线的配线印刷基板之工 程; 搭载半导体元件于该配线印刷基板之工程; 电性连接搭载于该配线印刷基板的半导体元件与 配线印刷基板之该配线; 搭载半导体元件于该配线印刷基板时,具有比收容 搭载于该配线印刷基板的半导体元件之半导体元 件体积大的晶片固定腔,在背面形成复数层形成黏 着剂层之导电导孔绝缘基板之工程; 该复数个导电导孔绝缘基板的每一个与该复数个 配线印刷基板的每一个交互叠层,使搭载于该配线 印刷基板的该半导体元件收容于该导电导孔绝缘 基板之该晶片固定腔,构成这些基板的叠层构造之 工程; 该叠层构造之该复数个导电导孔绝缘基板的每一 个,与该复数个配线印刷基板的每一个藉由该黏着 剂相互黏着,一体化这些基板之工程; 形成贯通该叠层构造之复数个导孔之工程;以及 在该复数个贯穿孔形成连接电极之工程。12.如申 请专利范围第10项所述之半导体装置的制造方法, 其中在该一体化工程之后,具备在叠层方向切断该 叠层体之工程。13.如申请专利范围第11项所述之 半导体装置的制造方法,其中在该一体化工程之后 ,具备在叠层方向切断该叠层构造之工程。14.如申 请专利范围第10项或第12项所述之半导体装置的制 造方法,其中该半导体元件其厚度大约30至200m。 图式简单说明: 第一图A系显示与本发明之第一实施例有关的半导 体装置之分解斜视图。 第一图B系显示第一图A的半导体装置之外层的下 侧导电导孔绝缘基板的斜视图,系第一图A所示的 该下侧导电导孔绝缘基板的背面朝上侧显示的图 。特别是以实际的形状显示该下侧导电导孔绝缘 基板的外部端子之斜视图。 第二图A系显示与本发明之第一实施例有关的半导 体装置之制造方法之一制造工程中的外层的上侧 或内层的导电导孔绝缘基板的剖面图。 第二图B系显示与本发明之第一实施例有关的半导 体装置之制造方法之一制造工程中的内层的导电 导孔绝缘基板的剖面图。 第三图A系显示与本发明之第一实施例有关的半导 体装置之制造方法之一制造工程中的配线印刷基 板的剖面图。 第三图B系显示与本发明之第一实施例有关的半导 体装置之制造方法之一制造工程中的配线印刷基 板的剖面图。 第四图系显示与本发明之第一实施例有关的半导 体装置之制造方法之叠层工程中的内层的导电导 孔绝缘基板与配线印刷基板的剖面图。 第五图系显示藉由与本发明之第一实施例有关的 半导体装置之制造方法所制造的半导体装置的剖 面图。 第六图系显示藉由与本发明之第二实施例有关的 半导体装置之制造方法所制造的半导体装置的剖 面图。 第七图A系显示与本发明之第三实施例有关的半导 体装置之制造方法之一制造工程中的外层的上侧 导电导孔绝缘基板的剖面图。 第七图B系显示与本发明之第三实施例有关的半导 体装置之制造方法之一制造工程中的内层的导电 导孔绝缘基板的剖面图。 第七图C系显示与本发明之第三实施例有关的半导 体装置之制造方法之一制造工程中的配线印刷基 板的剖面图。 第七图D系显示与本发明之第三实施例有关的半导 体装置之制造方法之一制造工程中的叠层构造的 剖面图。 第七图E系显示与本发明之第三实施例有关的半导 体装置之制造方法之一制造工程中的叠层构造的 剖面图。 第七图F系显示藉由与本发明之第三实施例有关的 半导体装置之制造方法所制造的半导体装置的剖 面图。 第八图系显示藉由与本发明之第四实施例有关的 半导体装置之制造方法所制造的半导体装置的剖 面图。 第九图A系显示藉由与本发明之第五实施例有关的 半导体装置之制造方法所制造的半导体装置的剖 面图。 第九图B系显示第九图A的半导体装置的半导体元 件部之扩大且详细剖面图。 |
