| 摘要 |
<p>본 발명의 반도체 소자는 반도체 기판 상에 형성된 실 패턴 및 패드를 포함한다. 상기 패드 및 실 패턴과 이격되어 있고 상기 반도체 기판의 전면에 형성된 제1 더미 패턴을 구비한다. 그리고, 상기 패드와 제1 더미 패턴 사이에서 상기 패드와 이격되고 상기 패드를 둘러싸도록 위치하고, 상기 제1 더미 패턴과 전기적으로 절연되어 상기 패드와 제1 더미 패턴간에 브릿지에 의한 쇼트를 방지할 수 있는 제2 더미 패턴을 포함한다. 상기 제2 더미 패턴은 링, 원 또는 다각형 형태로 구성할 수 있으며, 상기 제2 더미 패턴은 복수개로 구성할 수도 있다. 이에 따라, 본 발명의 반도체 소자는 평탄도를 향상시키도록 제1 더미 패턴을 형성하면서도 제1 더미 패턴과 전기적으로 절연되는 제2 더미 패턴을 형성하여 패드와 제1 더미 패턴간의 브릿지에 의한 쇼트를 방지할 수 있다.</p> |
