发明名称 METHOD FOR MEASURING A OVERLAY STATUS IN A FABRICATING PROCESS OF A SEMICONDUCTOR DEVICE
摘要 <p>본 발명은 반도체 제조 공정의 오버레이 공정시 첫 번째 층에 대한 오버레이 파라미터를 측정할 수 있도록 하므로써, 각 샷(shot)간의 정확한 오버레이 측정이 가능한 반도체 제조 공정에서의 오버레이 측정 방법에 관한 것으로, 이를 위하여 본 발명에서는, 레티클에 상기 오버레이 측정을 위한 제 1 및 제 2 오버레이 마크를 포함하며, 여기서 제 1 오버레이 마크는, 크롬 패턴이 형성된 제 1 부분과, 패턴이 형성되지 않은 제 2 부분으로 구성되고, 제 2 오버레이 마크는 제 2 부분과 동일한 크기 및 형태를 갖는 크롬 패턴으로 형성한다. 그리고 이를 이용하여 제 1 및 제 2 오버레이 패턴을 형성하고, 제 2 오버레이 패턴과 상기 레티클 상의 제 1 오버레이 마크를 중첩하여 제 1 및 제 2 오버레이 패턴을 형성한 다음, 제 2 오버레이 패턴과 레티클 상의 제 1 오버레이 마크가 중첩된 부분에 잔여 패턴이 존재하는 지를 판단하여 잔여 패턴이 존재하지 않으면, 상기 오버레이 측정이 정상적으로 수행된 것으로 판별하고, 잔여 패턴이 존재하면, 잔여 패턴에 대한 CD(Critical Dimension : 임계치수)를 측정하여 오버레이 상태를 보정하므로써, 반도체 제조 공정시 첫 번째 층에 대한 오버레이 파라미터를 측정하여 각 샷 간의 정확한 오버레이 측정이 가능하게 되고, 그로 인해 후속하는 다음 층에 대한 패턴 형성 및 오버레이 수행시 오버레이 마진을 충분히 확보하여 정확한 패턴을 형성할 수 있는 효과를 얻게 된다.</p>
申请公布号 KR100319386(B1) 申请公布日期 2002.01.09
申请号 KR19990067886 申请日期 1999.12.31
申请人 null, null 发明人 황태웅
分类号 H01L21/66 主分类号 H01L21/66
代理机构 代理人
主权项
地址