发明名称 Metalization for semiconductor structure and corresponding manufacturing process
摘要 Die vorliegende Erfindung schafft eine Metallisierungsanordnung für eine Halbleiterstruktur (1) mit einer ersten Unterbauebene (M1), vorzugsweise einer ersten Metallisierungsebene; einer zweiten Metallisierungsebene (M2) mit einer ersten und einer zweiten benachbarten Leiterbahn (LBA; LBB); einem ersten Zwischendielektrikum (ILD1) zur gegenseitigen elektrischen Isolation der ersten Unterbauebene (M1) und zweiten Metallisierungsebene (M2); und mit einem leitenden Material (FM) gefüllten Durchgangslöchern (V) in dem Zwischendielektrikum (ILD1) zum Verbinden der ersten Unterbauebene (M1) und zweiten Metallisierungsebene (M2). Unter der zweiten Metallisierungsebene (M2) ist eine Linerschicht (L) aus einem dielektrischen Material vorgesehen, welche im Zwischenraum (O) zwischen der ersten und zweiten benachbarten Leiterbahn (LBA; LBB) der zweiten Metallisierungsebene (M2) unterbrochen ist. Die Erfindung schafft ebenfalls ein entsprechendes Herstellungsverfahren. <IMAGE>
申请公布号 EP1170792(A2) 申请公布日期 2002.01.09
申请号 EP20010115517 申请日期 2001.06.27
申请人 INFINEON TECHNOLOGIES AG 发明人 WEBER, DETLEF, DR.
分类号 H01L21/768;H01L23/532;(IPC1-7):H01L21/768;H01L23/522 主分类号 H01L21/768
代理机构 代理人
主权项
地址