| 摘要 |
<p>본 발명은 마이크로프로세서의 버스회로에 관한 것으로, 종래의 기술에 있어서는 데이터 버스의 커패시턴스 값이 커지게 되면 충방전하는데 걸리는 시간이 길어져 고속동작이 불가능하고, 고속으로 동작시키려면 드라이브 인버터의 크기도 커져야 함으로써, 칩 사이즈도 증가하게 되며, 또한 커패시턴스가 커지게 되면 충방전하는데 많은 전류가 소모되므로, 저전력 동작이 불가능해지는 문제점이 있었다. 따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 롬(ROM) 및 에스램(SRAM)의 온-칩 메모리와, 타이머, 범용비동기송수신기(UART) 및 직렬입출력(SIO) 등의 기능블럭을 연결하여 구성한 마이크로프로세서에 있어서, 상기 기능블록의 데이터 버스들을 주위 데이터버스에 공통 연결한 후 제1, 제2인버터의 래치 및 클럭 인버터를 통해 내부 데이터 버스와 연결시켜 커패시턴스를 줄이도록 하는 데이터분리부를 더 포함하여 구성한 회로를 제공함으로써, 커패시턴스 값이 줄어들어 충방전 시간이 작게되고, 고속 동작이 가능해지며, 고속으로 동작하기 때문에 드라이브 인버터의 크기가 작아지므로, 칩 사이즈를 줄이 수 있게 되고, 또한 커패시턴스 값이 작아지게 되어 충방전하는데 적은 전류가 소모되므로, 저전력 동작이 가능해지는 효과가 있다.</p> |
