| 发明名称 |
SCHEME FOR ACCELERATING BIT LINE EQUALIZATION IN A HIGH SPEED DRAM ARCHITECTURE |
| 摘要 |
|
| 申请公布号 |
CA2313951(A1) |
申请公布日期 |
2002.01.07 |
| 申请号 |
CA20002313951 |
申请日期 |
2000.07.07 |
| 申请人 |
MOSAID TECHNOLOGIES INCORPORATED |
发明人 |
DEMONE, PAUL |
| 分类号 |
G11C7/12;(IPC1-7):G11C7/12 |
主分类号 |
G11C7/12 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
