| 摘要 |
<p>여기에 개시되는 불휘발성 반도체 메모리 장치는 비트 라인, 상기 비트 라인에 대해 수직으로 배열된 복수 개의 워드 라인들, 그리고 상기 비트 라인과 상기 워드 라인들의 교차 영역들에 각각 배열된 복수 개의 메모리 셀들을 갖는 어레이를 포함한다. 상기 불휘발성 반도체 메모리 장치에는, 저장 회로 및 프로그램 데이터 판별 회로가 제공된다. 상기 저장 회로는 각각이 대응하는 입출력 라인에 연결되고 데이터를 래치하는 적어도 2개의 래치들을 구비한다. 그리고, 상기 프로그램 데이터 판별 회로는 상기 래치들에 래치된 데이터의 로직 상태들에 따라 선택된 메모리 셀의 프로그램 또는 프로그램 금지를 나타내는 지의 여부를 판별하며, 그 판별 결과에 따라 비트 라인을 프로그램 전압과 프로그램 금지 전압 중 하나로 설정한다.</p> |
