| 摘要 |
<p>본 발명은 반도체 장치의 폴리사이드 형성방법에 관한 것으로, 종래 반도체 장치의 폴리사이드 형성방법은 폴리실리콘과 텅스텐실리사이드를 증착한 후, 식각공정을 수행하여 상기 텅스텐실리사이드 막의 내부 위치에 따른 실리콘과 텅스텐 조성비의 불균일에 의해 라인 프로파일이 불균일해지고, 저항도 상대적으로 큰 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 상기 폴리실리콘과 텅스텐실리사이드를 증착한 후, 열처리과정을 통해 상기 텅스텐실리사이드 내의 위치에 따른 텅스텐과 실리콘의 조성비를 균일하게 한 후, 식각공정을 통해 폴리사이드를 형성함으로써, 그 폴리사이드의 라인프로파일을 균일하게 형성함과 아울러 저항을 낮추는 효과가 있다.</p> |
