发明名称 PROCEDE DE CADENCEMENT ET CIRCUIT DE CADENCEMENT AVEC BOUCLES A VERROUILLAGE DE PHASE DOUBLES
摘要 <P>Un circuit de cadencement pour générer des signaux d'horloge inclut une boucle à verrouillage de phase numérique d'acquisition (1) avec une plage de capture large afin de suivre de près un signal d'entrée ainsi que ses perturbations associées. Une boucle à verrouillage de phase numérique de sortie (2) qui présente une réponse lente par rapport à la boucle à verrouillage de phase d'acquisition suit une sortie de la boucle à verrouillage de phase d'acquisition afin de générer un signal de sortie pour le circuit de cadencement (1).</P>
申请公布号 FR2811165(A1) 申请公布日期 2002.01.04
申请号 FR20010007505 申请日期 2001.06.08
申请人 MITEL CORPORATION 发明人 SKIERSZKAN SIMON J;VAN DER VALK ROBERT
分类号 H03L7/07;H03L7/23;H04L7/00;H04L7/033;(IPC1-7):H03L7/07 主分类号 H03L7/07
代理机构 代理人
主权项
地址