| 主权项 |
1.一种具有环绕主闸极与副闸极的薄膜电晶体,包括:一基板;二副闸极层,间隔地形成于上述绝缘基板之表面;一介电层,形成于上述二副闸极层及上述绝缘基板之表面,并于上述二副闸极层之间形成一凹槽;一第一主闸极层,形成于上述凹槽内;一第一闸极介电层,形成于上述凹槽内之第一主闸极层之表面;一半导体层,形成于上述介电层以及第一闸极介电层之表面,并于两边缘侧具有源/汲极,且源/汲极之间为一通道区;一第二闸极介电层,形成于上述半导体层之表面,并与上述第一闸极介电层相连接;以及一第二主闸极层,形成于上述第二闸极介电层之表面,并与上述第一主闸极层相连接而成环状。2.如申请专利范围第1项所述之薄膜电晶体,其中上述基板之材质可择自SiO2及石英中之一者。3.如申请专利范围第1项所述之薄膜电晶体,其中上述副闸极层之材质可择自多晶矽及金属中之一者。4.如申请专利范围第1项所述之薄膜电晶体,其中上述副闸极层之厚度为30-500nm。5.如申请专利范围第1项所述之薄膜电晶体,其中上述介电层可为择自氮化矽层及氧化矽层中之1层以上者。6.如申请专利范围第1项所述之薄膜电晶体,其中上述介电层系利用CVD法来形成。7.如申请专利范围第1项所述之薄膜电晶体,其中上述半导体层之材质可择自非晶矽及多晶矽中之一者。8.如申请专利范围第1项所述之薄膜电晶体,其中上述第一闸极介电层及第二闸极介电层系利用择自CVD法及低压化学气相沉积(LPCVD)法中之一方法来形成,且第二闸极介电层之厚度为10-100nm。9.如申请专利范围第1项所述之薄膜电晶体,其中上述第一主闸极层及第二主闸极层系利用低压化学气相沉积(LPCVD)法来形成,且构成材质为多晶矽;其掺杂系利用in-situ掺杂法来形成,并系使用择自PH3及AsH3中之一者为掺质。10.如申请专利范围第1项所述之薄膜电晶体,其中上述第一主闸极层及第二主闸极层系利用低压化学气相沉积(LPCVD)法来形成,且构成材质为金属。11.一种具有环绕主闸极与副闸极的薄膜电晶体之制造方法,包括下列步骤:提供一基板;形成二副闸极层于上述绝缘基板之表面;形成一第一介电层于上述二副闸极层及上述绝缘基板之表面;形成一第二介电层于上述第一介电层之表面;平坦化上述第二介电层,至露出上述第一介电层;形成一半导体层于上述露出之第一介电层及第二介电层之表面;去除位于上述二副闸极层之间的上述第二介电层,并形成一凹槽;形成一第一闸极介电层于上述半导体层露出于上述凹槽之表面以及一第二闸极介电层于上述半导体层之表面;形成一第一主闸极属于上述凹槽内之第一闸极介电层表面与上述第一介电层之间以及一第二主闸极属于上述第二闸极介电层之表面,且上述第一主闸极层与第二主闸极层互相连接成环状;形成二间隙壁于上述第二主闸极层之边缘侧;以及藉由对上述二间隙壁之边缘侧的上述半导体层进行离子布植以定义源/汲极。12.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述基板之材质可择自SiO2及石英中之一者。13.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述副闸极层之材质可择自多晶矽及金属中之一者。14.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述副闸极属之厚度为30-500nm。15.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述第一介电层为氮化矽层,且厚度为30-200nm。16.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述第二介电层为氧化矽层,并系利用CVD法来形成。17.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中平坦化上述第二介电层之方法为化学机械研磨(CMP)法。18.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中平坦化上述第二介电层之方法系为先施行CMP步骤,再使用择自缓冲氧化物蚀刻(BOE)溶液及HF溶液中之一者来回蚀刻第二介电层以平坦化。19.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述半导体层之材质可择自非晶矽及多晶矽中之一者。20.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述第一闸极介电层及第二闸极介电层系利用择自CVD法及低压化学气相沉积(LPCVD)法中之一方法来形成,且第二闸极介电层之厚度为10-100nm。21.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述第一主闸极层及第二主闸极层系利用低压化学气相沉积(LPCVD)法来形成,且构成材质为多晶矽。22.如申请专利范围第21项所述之薄膜电晶体之制造方法,其中上述多晶矽之掺杂系利用in-situ掺杂法,并系使用择自PH3及AsH3中之一者为掺质。23.如申请专利范围第11项所述之薄膜电晶体之制造方法,其中上述第一主闸极层及第二主闸极层系利用低压化学气相沉积(LPCVD)法来形成,且构成材质为金属。图式简单说明:第一图系表示习知薄膜电晶体之结构剖面图。第二图系表示本发明之具有环绕主闸极与副闸极的薄膜电晶体之制作流程示意布局图。第三图a-第三图l系表示本发明之具有环绕主闸极与副闸极的薄膜电晶体沿第二图之A-A'切线之制作流程剖面图。 |
