| 主权项 |
1.一种具有低介电常数介电层之双重镶嵌的形成方法,该方法至少包括下列步骤:形成介电层于一导电插塞之上,其中该导电插塞位于一半导体基底中;形成第一低介电常数介电层于该介电层之上;形成碳化矽层于该第一低介电常数介电层之上;对该碳化矽层进行离子布植,以使该碳化矽层转变成氮碳化矽层,其中该电浆离子包含氮离子;形成第二低介电常数介电层于该氮碳化矽层之上;以该氮碳化矽层为蚀刻停止层,除去部份该第二低介电常数介电层,而形成第一开口;以剩余的该第二低介电常数介电层为罩幕,除去自该第一开口露出的该氮碳化矽层,直至曝露出该第一低介电常数介电层为止;以该介电层为蚀刻停止层,除去部份自该第一开口露出的该第一低介电常数介电层,以形成第二开口;以剩余的该第一低介电常数介电层为罩幕,除去自该第二开口露出的该介电层,直至曝露出该导电插塞为止;以及形成一层金属薄膜,使填满该第一开口与该第二开口。2.如申请专利范围第1项之方法,其中上述金属薄膜之材质包含铜。3.如申请专利范围第1项之方法,其中在形成该金属薄膜后,更包括利用化学机械研磨法(Chemical Mechanical Polishing;CMP)对该金属薄膜进行研磨,以形成金属导线之步骤。4.如申请专利范围第1项之方法,其中在形成该金属薄膜前,更包括形成一阻障层于该第一开口与该第二开口中。5.如申请专利范围第1项之方法,其中上述介电层之材质包含氮化矽及碳化矽的族群之一。6.如申请专利范围第1项之方法,其中上述第一低介电常数介电层与该第二低介电常数介电层之厚度约为2000-10000埃。7.如申请专利范围第1项之方法,其中上述第一低介电常数介电层与该第二低介电常数介电层之材质可选自下列所组成群集之一:FSG、SiLK、ELARE及nanoglass。8.如申请专利范围第1项之方法,其中上述第一低介电常数介电层与该第二低介电常数介电层之形成方法包含化学汽相沉积法(CVD)或旋涂法(spin on)。9.如申请专利范围第1项之方法,其中上述碳化矽层之厚度约为200-1000埃。10.如申请专利范围第1项之方法,其中上述碳化矽层之形成方法为在选自含Si(CH3)4.SiH(CH3)3.SiH2(CH3)2及SiH3(CH3)族群之一的环境中,进行电浆增强式化学汽相沈积法(PECVD)而得。11.如申请专利范围第1项之方法,其中上述对该碳化矽层进行离子布植所使用的该电浆离子包含选自含NH3及N2的族群之一。12.如申请专利范围第1项之方法,其中上述第一低介电常数介电层与该第二低介电常数介电层之介电常数约小于3。13.如申请专利范围第4项之方法,其中在形成该阻障层之后,更包括形成晶种层(seeding layer)于该阻障层上表面的步骤。14.如申请专利范围第13项之方法,其中上述晶种层之材质包含与该金属薄膜相同之材质。15.一种形成氮碳化矽层于低介电常数材质上之方法,该方法至少包括下列步骤:形成第一低介电常数介电层于一半导体基底之上;形成碳化矽层于该第一低介电常数介电层之上;以及对该碳化矽层进行离子布植,以使该碳化矽层转变成氮碳化矽层,其中该电浆离子包含氮离子。16.如申请专利范围第15项之方法,其中上述第一低介电常数介电层之材质可选自下列所组成群集之一:FSG、SiLK、FLARE及nanoglass。17.如申请专利范围第15项之方法,其中上述第一低介电常数介电层之形成方法包含化学汽相沉积法(CVD)或旋涂法(spin on)。18.如申请专利范围第15项之方法,其中上述碳化矽层之形成方法为在选自含Si(CH3)4.SiH(CH3)3.SiH2(CH3)2及SiH3(CH3)族群之一的环境中,进行电浆增强式化学汽相沈积法(PECVD)而得。19.如申请专利范围第15项之方法,其中上述对该碳化矽层进行离子布植而使用的该电浆离子包含选自含NH3及N2的族群之一。20.如申请专利范围第15项之方法,其中上述第一低介电常数介电层之介电常数约小于3。21.一种具有低介电常数介电层之双重镶嵌的形成方法,该方法至少包括下列步骤:形成介电层于一导电插塞之上,其中该导电插塞位于一半导体基底中;形成第一低介电常数介电层于该介电层之上;形成碳化矽层于该第一低介电常数介电层之上;对该碳化矽层进行离子布植,以使该碳化矽层转变成氮碳化矽层,其中该电浆离子包含氮离子;形成第二低介电常数介电层于该氮碳化矽层之上;于该氮碳化矽层及该第二低介电常数介电层上形成第一开口,并使部份该第一低介电常数介电层自该第一开口曝露出来;除去部份自该第一开口露出的该第一低介电常数介电层及其下的该介电层,以形成第二开口,并使该导电插塞自该第二开口曝露出来;以及形成一层金属薄膜,使填满该第一开口与该第二开口。22.如申请专利范围第21项之方法,其中上述对该碳化矽层进行离子布植所使用的该电浆离子包含选自含NH3及N2的族群之一。图式简单说明:第一图半导体晶片之截面图,显示根据本发明之一实施例在半导体基底上依序形成第一介电层、导电插塞、第二介电层、第一低介电常数介电层、碳化矽层之步骤;第二图为半导体晶片之截面图,显示根据本发明之一实施例,利用NH3之电浆离子来对碳化矽层进行离子布植之步骤;第三图为半导体晶片之截面图,显示根据本发明之一实施例,碳化矽层经过离子布植后,转变成氮碳化矽层之步骤;第四图为半导体晶片之截面图,显示根据本发明之一实施例,形成第二低介电常数介电层于氮碳化矽层上,然后除去部份第二低介电常数介电层,而形成第一开口之步骤;第五图为半导体晶片之截面图,显示根据本发明之一实施例,除去部份氮碳化矽层、部份第一低介电常数介电层部份以及第二介电层,而形成第二开口之步骤;以及第六图为半导体晶片之截面图,显示根据本发明之一实施例形成金属层于导电插塞与第二低介电常数介电层上,然后对金属层进行研磨,以形成金属导线的步骤。 |
