发明名称 位元串列多分支滙流排之回音消除
摘要 利用动态可变阻抗之元件之多分支汇流排上之主动回音消除的方法,其中,当所有剩余元件被匹配至多分支汇流排上之特性阻抗时,非传送信号中间元件系被置于高阻抗状态。可实施此多分支汇流排上之主动回音消除方法的动态可变阻抗之元件及包含此元件的系统。
申请公布号 TW470888 申请公布日期 2002.01.01
申请号 TW088121149 申请日期 1999.12.03
申请人 英特尔公司 发明人 艾瑞克C.汉纳
分类号 G06F13/40;H04L25/02 主分类号 G06F13/40
代理机构 代理人 林镒珠 台北市长安东路二段一一二号九楼
主权项 1.一种多分支滙流排(450)上之主动回音消除的方法 ,该滙侃排具有复数个输入/输出元件(410,430),该方 法包含: 决定复数个输入/输出元件(410,430)中何者为中间元 件; 决定复数个输入/输出元件(410,430)中何者为非传送 信号元件;及 当输入/输出元件(410,430)为非传送信号状态的中间 元件时,调整输入/输出元件(410,430)之一阻抗至一 高阻抗状态。2.如申请专利范围第1项之方法,更进 一步包含: 当输入/输出元件(410,430)为非传送信号状态的中间 元件时,使输入/输出元件(410,430)之阻抗与多分支 滙流排(450)的特性阻抗匹配。3.如申请专利范围第 1项之方法,更进一步包含: 决定复数个输入/输出元件(410,430)中何者为端点元 件;及 当输入/输出元件(410,430)为端点元件时,使输入/输 出元件(410,430)之阻抗与多分支滙流排(450)的特性 阻抗匹配。4.一种多分支滙流排(450)上之主动回音 消除的方法,该滙流排具有复数个输入/输出元件( 410,430),该方法包含: 决定复数个输入/输出元件(410,430)中之每个的状态 及类型,其中,复数个输入/输出元件(410,430)中之每 个状态系从包含传送信号及非传送信号之组群中 被挑选出,此外,其中复数个输入/输出元件(410,430) 中之每个类型系从包含中间元件及端点元件之组 群中被挑选出; 使每个端点元件及每个传送信号元件之阻抗与多 分支滙流排(450)的特性阻抗匹配;及 使每个非传送信号中间元件处于高阻抗状态。5. 如申请专利范围第4项之方法,其中,匹配一阻抗包 含当输入/输出元件(410,430)为中间元件时,将阻抗 调整至近似多分支滙流排(450)之特性阻抗的一半 。6.如申请专利范围第4项之方法,其中,匹配一阻 抗包含当输入/输出元件(410,430)为端点元件时,将 阻抗调整至近似等于多分支滙流排(450)之特性阻 抗。7.一种多分支滙流排(450)上之主动回音消除的 方法,该滙流排具有一个主元件(410)及至少两个从 元件(430),包含: 决定至少两个从元件(430)中何者为传送信号元件, 其中所有剩余从元件(430)系为非传送信号元件; 决定至少两个从元件(430)之每个的类型,其中,类型 系从包含中间元件及端点元件之组群中被挑选出; 当传送信号元件为中间元件时,将传送信号元件阻 抗调整至近似多分支滙流排(450)之特性阻抗的一 半; 将各端点元件之阻抗调整至近似等于多分支滙流 排(450)之特性阻抗;及 使每个非传送信号中间元件处于高阻抗状态。8. 一种系统(1300),包含: 一个处理器(1310); 一个多分支滙流排(1330),被耦合至处理器;及 复数个输入/输出元件(1320),被耦合至多分支滙流 排(1330),其中复数个输入/输出元件(1320)的每个系 包含: 一个输入/输出埠(1210),适用来耦合至一多分支滙 流排(1330);及 一个输入/输出驱动器电路(1220),具有一阻抗并且 被耦合至输入/输出埠(1210),其中,当输入/输出元件 (1320)为非传送信号中间元件时,输入/输出驱动器 电路(1220)选择性地调整其阻抗至高阻抗状态。9. 如申请专利范围第8项之系统,其中,当输入/输出元 件(1320)为传送信号中间元件时,输入/输出驱动器 电路(1220)系适用于以选择性地调整其阻抗至近似 多分支滙流排(1330)之特性阻抗的一半。10.如申请 专利范围第8项之系统,其中,当输入/输出元件(1320) 为端点元件时,输入/输出驱动器电路(1220)系适用 于以选择性地调整其阻抗至近似多分支滙流排( 1330)之特性阻抗。11.如申请专利范围第8项之系统, 更进一步包含一个固定阻抗输入/输出元件(1320), 被耦合至多分支滙流排(1330)。12.一种输入/输出元 件(1200),包含: 一个输入/输出埠(1210),适用来耦合至一多分支滙 流排;及 一个输入/输出驱动器电路(1220),具有一阻抗并且 被耦合至输入/输出埠(1210),其中,当输入/输出元件 (1200)为非传送信号中间元件时,输入/输出驱动器 电路(1220)选择性地调整其阻抗至高阻抗状态。13. 如申请专利范围第12项之输入/输出元件(1200),其中 ,当输入/输出元件(1200)为传送信号中间元件时,输 入/输出驱动器电路(1220)选择性地调整其阻抗至近 似多分支滙流排(1330)之特性阻抗的一半。14.如申 请专利范围第12项之输入/输出元件(1200),其中,当 输入/输出元件(1200)为端点元件时,输入/输出驱动 器电路(1220)选择性地调整其阻抗至近似多分支滙 流排(1330)之特性阻抗。15.一种消除来自一被耦合 至多分支滙流排之输入/输出元件(1200)之中间位置 处之反射的方法,此方法包含: 决定输入/输出元件(1200)之状态,其中,此状态系从 包含传送信号及非传送信号之组群中被挑选出;及 当输入/输出元件为非传送信号状态时,将输入/输 出元件(1200)之阻抗调整至高阻抗状态。图式简单 说明: 第一图为星形滙流排架构的一个方块图。 第二图为菊链滙流排架构的一个方块图。 第三图为多分支滙流排架构的一个方块图。 第四图为系用与本发明之各种实施例的一种输入/ 输出系统的绘图。 第五图为系用来计算被反射及被传送信号能量的 一种Thevenin等效电路模型。 第六图为第四图之输入/输出系统之一种积体电路 增加模拟程式(SPICE)的电路模型,其每个元件之阻 抗系被与滙流排之阻抗特性匹配。 第七图为符合第六图之模型之被接收讯号的一个 图表。 第八图为第四图之输入/输出系统之一种积体电路 增加模拟程式的电路模型,其每个传送信号元件之 阻抗系与滙流排之阻抗特性匹配。 第九图为根据第八图之模型之被接收讯号的一个 图表。 第十图为第四图之输入/输出系统之一种积体电路 增加模拟程式的电路模型,其每个传送信号元件及 每个端点元件之阻抗系与滙流排之阻抗特性匹配 。 第十一图为根据第十图之模型之被接收讯号的一 个图表。 第十二图为根据本发明之一种输入/输出元件之一 实施例的图表。 第十三图为根据本发明之一实施例之一种包含输 入/输出元件之电脑系统之一实施例的绘图。
地址 美国