| 主权项 |
1.一种薄膜电晶体,系具有:形成于基板上之非单结 晶矽薄膜的通道领域,及在该非单结晶矽薄膜隔着 该通道领域隔离地所形成之第1导电型的第1领域 与第2领域,及流进与上述第1领域或第2领域近旁之 高电场领域所产生之上述第1导电型相反之导电型 之载子的复数载子注入领域的薄膜电晶体,其特征 为: 上述复数载子注入领域系沿着闸极互相隔离地配 置,上述通道领域藉着上述复数载子注入领域被区 分成复数领域。2.一种薄膜电晶体,系包含:形成于 基板上之非单结晶矽薄膜的通道领域,及在该非单 结晶矽薄膜隔着该通道领域隔离地所形成之第1导 电型的第1领域与第2领域,及与形成在上述第1领域 与第2领域之间之上述非单结晶矽薄膜之上述第1 导电型相反之导电型的复数第3领域的薄膜电晶体 ,其特征为: 上述复数第3领域系沿着闸极互相隔离地配置,上 述通道领域藉着上述复数第3领域被区分成复数领 域。3.如申请专利范围第2项所述之薄膜电晶体,其 中,复数之上述第3领域形成在上述非单结晶矽薄 膜上者。4.如申请专利范围第2项所述之薄膜电晶 体,其中,上述第3领域系形成在上述第1领域及第2 领域之至少一方与上述通道领域之间的上述非单 结晶矽薄膜者。5.如申请专利范围第2项所述之薄 膜电晶体,其中,上述第3领域系形成于上述通道领 域内之至少一部分者。6.如申请专利范围第1项所 述之薄膜电晶体,其中,上述第1导电型系N型者。7. 如申请专利范围第1项所述之薄膜电晶体,其中,上 述非单结晶矽薄膜系多结晶矽薄膜者。8.如申请 专利范围第7项所述之薄膜电晶体,其中,具有上述 通道领域,第1领域及第2领域之多结晶矽薄膜系以 低温处理所形成者。9.一种薄膜电晶体,其特征为 具有:形成于基板上之非单结晶矽薄膜的通道领域 ,及在该非单结晶矽薄膜隔着该通道领域隔离地所 形成之第1导电型所成的第1领域与第2领域; 上述非单结晶矽薄膜之至少上述通道领域之宽度, 比上述第1领域及第2领域之最小宽度大者。10.如 申请专利范围第9项所述之薄膜电晶体,其中,上述 通道领域之宽度系50m以上者。11.如申请专利范 围第9项所述之薄膜电晶体,其中,上述通道领域之 宽度系100m以上者。12.一种薄膜电晶体,系包含: 交叉于一闸极而设于基板上之复数非单结晶矽薄 膜,及设于上述各非单结晶矽薄膜的通道领域,及 在非单结晶矽薄膜隔着该通道领域隔离地所设置 之第1导电型半导体所构成的第1领域与第2领域的 薄膜电晶体,其特征为: 上述复数非单结晶矽薄膜之上述第1领域之间及上 述第2领域之间分别连接于共通电极,上述复数非 单结晶矽薄膜之最外边间的尺寸系50m以上者。 13.如申请专利范围第12项所述之薄膜电晶体,其中, 上述各非单结晶矽薄膜之通道宽度系10m以下者 。14.一种薄膜电晶体,系包含:交叉于一闸极而设 于基板上之复数非单结晶矽薄膜,及设于上述各非 单结晶矽薄膜的通道领域,及在非单结晶矽薄膜隔 着该通道领域隔离地所设置之第1导电型半导体所 构成的第1领域与第2领域的薄膜电晶体,其特征为: 上述复数非单结晶矽薄膜之上述第1领域之间及上 述第2领域之间分别连接于共通电极,该非单结晶 矽薄膜之该通道领域之宽度系10m以下者。15.如 申请专利范围第1项至第14项中任何一项所述之薄 膜电晶体,其中,上述通道领域之长度系4m以下者 。16.一种薄膜电晶体,系属于具有:设于基板上之 半导体薄膜模垫片,及将不纯物选择性地导入于该 半导体薄膜模垫片所形成之源极层与汲极层,及经 由绝缘膜相对向设于上述半导体薄膜模垫片之闸 极层的薄膜电晶体,其特征为: 上述源极层或汲极层之至少一层,系从上述半导体 薄膜模垫片之外缘隔距所定距离形成于内侧。17. 如申请专利范围第16项所述之薄膜电晶体,其中,避 开上述源极层及汲极层之领域,具有与上述半导体 薄膜模垫片之外缘部之至少上述闸极重叠的部分, 系形成未导入不纯物之本质层者。18.如申请专利 范围第16项所述之薄膜电晶体,其中,避开上述源极 层及汲极层之领域,具有与上述半导体薄膜模垫片 之外缘部之至少上述闸极重叠的部分系由导入有 与上述源极层及汲极层相反导电型之不纯物的不 纯物层,及相连于该不纯物层之本质层所构成者。 19.如申请专利范围第16项所述之薄膜电晶体,其中, 从上述半导体薄膜模垫子之外缘至上述源极或汲 极为止之上述所定距离,系1m以上5m以下者。20 .如申请专利范围第16项至第19项中任何一项所述 之薄膜电晶体,其中,上述半导体薄膜模垫片,系由 退火非结晶矽所作成之聚矽所构成者。21.如申请 专利范围第16项至第19项中任何一项所述之薄膜电 晶体,其中,薄膜电晶体系在上述闸极与上述汲极 层之间的相对性位置关系,具有偏移者。22.如申请 专利范围第16项至第19项中任何一项所述之薄膜电 晶体,其中,薄膜电晶体系具有互相平行地配设两 条闸极的双闸极构造者。23.一种薄膜电晶体,其特 征为具有: 设于基板上之半导体薄膜模垫片,及 将不纯物选择性地导入于上述半导体薄膜模垫片 所形成之源极层与汲极层,及 具有仅与上述半导体薄膜模垫片之外缘部重叠所 设置之第1绝缘膜,及 覆盖上述半导体薄膜模垫子之表面与上述第1绝缘 膜所形成之第2绝缘膜,及 设于上述第2绝缘膜上之闸极层。24.一种电路,其 特征为具有:申请专利范围第1项至第14项中任何一 项所述之薄膜电晶体。25.一种驱动电路内藏型液 晶显示装置,其特征为具有:申请专利范围第1项至 第14项中任何一项所述之薄膜电晶体。26.申请请 专利范围第25项所述之液晶显示装置,其中,上述薄 膜电晶体系使用在电路者。27.如申请专利范围第 26项所述之液晶显示装置,其中,上述薄膜电晶体系 使用作为上述电路部之类比开关机构者。28.一种 液晶显示装置,其特征为具有:申请专利范围第16项 或第23项所述之液晶显示装置,系具有像素部者。 29.一种液晶显示装置,其特征为具有:使用申请专 利范围第16项或23项所述之薄膜电晶体所构成的液 晶驱动电路。30.一种薄膜电晶体之制造方法,系属 于具有形成于基板上之非单结晶矽薄膜的通道领 域,及在该非单结晶矽薄膜隔着该通道领域隔离地 所形成之第1导电型所成的第1领域与第2领域,及与 形成在上述第1领域与上述通道领域之间及上述第 2领域与上述通道领域之间的双方的上述第1导电 型相反之导电型所成的第3领域;上述通道领域与 上述第1导电型相反之导电型所成的薄膜电晶体之 制造方法,其特征为:具有 将非单结晶矽薄膜形成在基板上的矽薄膜形成过 程,及 藉将与第1导电型相反之导电型之不纯物离子注入 于该非单结晶矽薄膜之一部分以形成上述第3领域 的第3领域形成过程,及 在上述非单结晶矽薄膜之第3领域上经由闸极绝缘 膜形成闸极的闸极形成过程,及 使用比上述第3领域形成过程之离子注入时之剂量 少之剂量,藉离子注入第1导电型之不纯物形成上 述第1领域与第2领域的第1,第2领域形成过程。31. 一种薄膜电晶体之制造方法,系属于具有形成于基 板上之非单结晶矽薄膜的通道领域,及在该非单结 晶矽薄膜隔着该通道领域隔离地所形成之第1导电 型所成的第1领域与第2领域,及与形成在上述第1领 域与上述通道领域之间及上述第2领域与上述通道 领域之间的双方的上述第1导电型相反之导电型所 成的第3领域的薄膜电晶体之制造方法,其特征为: 具有 将非单结晶矽薄膜形成在基板上的矽薄膜形成过 程,及 在该非单结晶矽薄膜上经由闸极绝缘膜形成闸极 的闸极形成过程,及 将该闸极使用作为掩蔽而且使用覆盖上述第1领域 与第2领域之掩蔽材而藉离子注入与第1导电型相 反之导电型不纯物,在邻接于上述通道领域之领域 形成第3领域的第3领域形成过程,及 使用比该第3领域过程之离子注入时剂量少之剂量 ,藉离子注入第1导电型之不纯物在邻接于上述非 单结晶矽薄膜之第3领域之领域形成上述第1领域 与第2领域的第1,第2领域形成过程。32.一种薄膜电 晶体之制造方法,系属使用具有合并持有P型,N型互 补型薄膜电晶体之液晶显示装置,具有:形成于基 板上之非单结晶矽薄膜的通道领域,及在该非单结 晶矽薄膜隔着该通道领域隔离地所形成之第1导电 型所成的第1领域与第2领域,及与形成在这些第1领 域与第2领域之间的上述非单结晶矽薄膜之上述第 1导电型相反之导电型所成的第3领域的薄膜电晶 体之制造方法,其特征为具有: 将上述第3显域之形成与上述第1导电型相反之导 电型所成之电晶体的第1领域及第2领域之形成同 时地实行。33.一种薄膜电晶体之制造方法,其特征 为具有: 在基板上堆积非晶质矽之薄膜的过程,及 在该非晶质矽之薄膜照射雷射光,得到结晶化之聚 矽薄膜的过程,及 将藉由雷射照射所得到之上述聚矽薄膜予以图案 形成俾形成聚矽模垫子,在该聚矽模垫子上形成闸 极绝缘膜,而在该闸极绝缘膜上形成闸极的过程, 及 形成覆盖上述聚矽模垫子之外缘部之至少一部分 之绝缘层的过程,及 将上述闸极与上述绝缘层作为掩蔽而在上述聚矽 模垫子导入不纯物,形成源极层与汲极层的过程, 及 形成源极与汲极的过程。图式简单说明: 第一图A及第一图B系表示本发明之第1实施形态之 薄膜电晶体的图式。 第二图A至第二图C系依次表示薄膜电晶体之制造 过程的处理流程图。 第三图A至第三图D系依次表示薄膜电晶体之制造 过程的处理流程图。 第四图A及第四图B系表示本发明之第2实施形态之 薄膜电晶体的图式。 第五图A至第五图C系依次表示薄膜电晶体之制造 过程的处理流程图。 第六图A至第六图C系依次表示薄膜电晶体之制造 过程的处理流程图。 第七图A至第七图D系依次表示薄膜电晶体之其他 制造过程的处理流程图。 第八图A及第八图B系表示P型不纯物扩散领域之形 状不同之其他实施形态之薄膜电晶体的图式。 第九图A及第九图B系表示P型不纯物扩散领域之形 状不同之又一实施形态之薄膜电晶体的图式。 第十图A及第十图B系表示本发明之第3实施形态之 薄膜电晶体的图式。 第十一图A及第十一图B系表示本发明之第4实施形 态之薄膜电晶体的图式。 第十二图系表示作为本发明之第5实施形态之液晶 显示装置之构成的方块图。 第十三图A系表示用以说明TFT(n型MOSFET)之漏电流( 断开电流)所用的图式。 第十三图B系表示TFT(n型MOSFET)之平面构造的图式。 第十四图系表示聚矽TFT之电压-电流特性的图式。 第十五图系表示用以说明在聚矽TFT产生漏电流(断 开电流)之一因所用的图式。 第十六图系表示本发明之第6实施形态之MOSFET的平 面图。 第十七图系表示沿着第十六图之元件之XVII-XVII线 之MOSFET的剖面图。 第十八图A系表示沿着第十六图之元件之XVIII-XVIII 线之MOSFET的剖面图。 第十八图B系表示用以说明缓和电场之效果所用的 图式。 第十九图系表示比较例之闸极,源极间电压(VGS)与 汲极,源极间电流(IDS)之关系的图式。 第二十图系表示于本发明之MOSFET之闸极,源极间电 压(VGS)与源极,源极间电流(IDS)之关系的图式。 第二十一图系表示本发明之第7实施形态之元件的 剖面图(沿着第十六图之XVIII-XVIII线的剖面图)。 第二十二图系表示本发明之第8实施形态之元件的 剖面构造(上方)及平面构造(下方)的图式。 第二十三图A系表示本发明之第9实施形态之元件 之平面构造的图式。 第二十三图B系表示其等値电路的图式。 第二十四图系表示本发明之第10实施形态之元件 之平面构造(上方)及剖面构造(下方)的图式。 第二十五图系表示用以制造本发明之CMOS(TFT)所用 之第1过程的图式。 第二十六图系表示用以制造本发明之CMOS(TFT)所用 之第2过程的图式。 第二十七图系表示用以制造本发明之CMOS(TFT)所用 之第3过程的图式。 第二十八图系表示用以制造本发明之CMOS(TFT)所用 之第4过程的图式。 第二十九图系表示用以制造本发明之CMOS(TFT)所用 之第5过程的图式。 第三十图系表示用以制造本发明之CMOS(TFT)所用之 第6过程的图式。 第三十一图系表示用以制造本发明之CMOS(TFT)所用 之第7过程的图式。 第三十二图系表示液晶显示装置之构成的方块图 。 第三十三图系表示液晶显示装置之构成的图式。 第三十四图系表示使用实施形态之液晶显示装置 之电子机器的图式。 第三十五图系表示使用实施形态之液晶显示装置 之液晶投影机的图式。 第三十六图系表示使用实施形态之液晶显示装置 之个人电脑的图式。 第三十七图系表示使用实施形态之液晶显示装置 之读页机的图式。 第三十八图A及第三十八图B系表示以往之薄膜电 晶体之一例子的图式。 |
