| 摘要 |
<p>본 발명은 ＣＤＭＡ 이동통신 시스템에서의 ＣＰＵ 및 ＤＳＰ간 인터페이스 장치, 더욱 상세하게는 CPU의 대기신호(Wait*) 입력단과 다수개 DSP의 입력버퍼 풀 핀(Pibf) 및 출력버퍼 엠프티 핀(Pobe) 사이에 대기신호 제어부를 장착하여, 다수개의 DSP내 수신용 레지스터에 음성 데이터가 라이트되거나 또는 송신용 레지스터가 엠프티 상태일 경우 자동으로 CPU의 상태를 대기상태로 천이시켜 줄 수 있도록 해주는 ＣＤＭＡ 이동통신 시스템에서의 ＣＰＵ 및 ＤＳＰ간 인터페이스 장치에 관한 것으로서, 본 발명에 의한 ＣＤＭＡ 이동통신 시스템에서의 ＣＰＵ 및 ＤＳＰ간 인터페이스 장치에 의하면, 다수개의 DSP내 수신용 레지스터에 음성 데이터가 라이트되거나 또는 송신용 레지스터가 엠프티 상태일 경우 자동으로 CPU의 상태를 대기상태로 천이시켜 줌으로써, CPU가 다수개 DSP의 상태를 일일이 체크하지 않아도 되기 때문에 CPU의 부하를 줄여줄 뿐만 아니라, CPU의 오버 라이트 에러가 발생하지 않도록 해주는 뛰어난 효과가 있다.</p> |
