| 摘要 |
Ein integrierter Baustein (ICT) mit zumindest zwei gleichartigen, synchron betreibbaren Kernschaltkreisen (KK0, KK1) weist eine Vergleichereinrichtung (VGL), welcher über Prüfeingänge (cpi) die Signale einander entsprechender Ausgänge (ou0-1, ou1-1; ...; ou0-n, ou1-n) der Kernschaltkreise (KK0, KK1) zum gegenseitigen Vergleich zugeführt sind, auf, wobei Prüfeingängen (cpi) der Vergleichereinrichtung (VGL) je eine über einen Fehlersteuereingang (cx0, cx1) ansteuerbare Hardware-Fehlereinspeisung (XR0, XR1) vorgeschaltet ist. |
