| 主权项 |
1.一种在半导体本体内形成具有减少电流漏泄之隔离之方法,其包含下列步骤:(a)提供一种矽晶圆,其有沉积在该晶圆上的垫状氧化物层及沉积在该垫状氧化物上的垫状氮化物层;(b)将一或多条浅沟隔离蚀入该晶圆;(c)使绝缘氧化物层沉积入该沟;(d)使热氧化物在该沟内生长;及(e)使氮化矽衬垫在该沟内沉积。2.根据申请专利范围第1项之方法,其中步骤(c)包含溅射沉积该绝缘氧化物层。3.根据申请专利范围第1项之方法,其中步骤(c)包含沉积原矽酸四乙酯层。4.根据申请专利范围第3项之方法,其中使原矽酸四乙酯层沉积入该沟之该步骤系在约200毫托至1托之低压下发生。5.根据申请专利范围第1项之方法,其中步骤(c)包含沉积硼磷矽酸玻璃层。6.根据申请专利范围第1项之方法,其中步骤(b)之后更包括下列步骤以第1种氢氟酸混合物清洗该沟;以氢氟酸/甘油蚀刻剂除去邻近该沟之该垫状氮化物层之一部份;及以第2种氢氟酸混合物清洗该沟。7.根据申请专利范围第6项之方法,其中除去邻近该沟之侧壁的该垫状氮化物层之一部份之该步骤,在该隔离填满绝缘物质时,使该隔离内空隙减少。8.根据申请专利范围第1项之方法,其中更包括下列步骤:(f)以钝化物质填满该沟;及(g)使该晶圆平坦化以除去过量该钝化物质。9.根据申请专利范围第1项之方法,其中步骤(a)包括提供一种具有厚度为约50至100之垫状氧化物层之矽晶圆。10.根据申请专利范围第1项之方法,其中步骤(a)包括提供一种具有厚度为约1200至2400之垫状氮化物层之矽晶圆。11.根据申请专利范围第1项之方法,其中步骤(b)包括蚀刻一或多条浓度为约0.25微米之浅沟隔离。12.根据申请专利范围第1项之方法,其中步骤(c)包括沉积厚度为约50至300之原矽酸四乙酯层。13.根据申请专利范围第1项之方法,其中步骤(d)包括生长厚度为约100之该热氧化物。14.根据申请专利范围第1项之方法,其中步骤(e)包括沉积厚度为约55之氮化矽衬垫。15.根据申请专利范围第1项之方法,其中步骤(c)系在步骤(d)之前,步骤(e)之后发生。16.根据申请专利范围第15项之方法,其中使该绝缘层沉积入该沟之该步骤系在约200毫托至1托之低压下发生。17.根据申请专利范围第15项之方法,其中在步骤(b)之后更包括下列步骤:以第1种氢氟酸混合物清洗该沟;及使用氢氟酸/甘油蚀刻剂使用邻近该沟之侧壁的该垫状氮化物层之一部份退回。18.根据申请专利范围第15项之方法,其中步骤(d)包括使该热氧化物穿过该绝缘层生长至如此厚度,以至于矽缺陷不会在该晶圆中形成。19.根据申请专利范围第18项之方法,其中使该热氧化物穿过该绝缘层生长之该步骤系在乾式氧化条件下,于有约3.0%氢氟酸存在及等于或大于1000℃之温度中发生。20.根据申请专利范围第15项之方法,其中更包括下列步骤:(f)以钝化物质填满该沟;及(g)使该晶圆平坦化以除去过量该钝化物质。21.根据申请专利范围第1项之方法,其中步骤(d)系在步骤(c)之前,步骤(e)之后发生。22.根据申请专利范围第21项之方法,其中使该绝缘层沉积入该沟之该步骤系在约200毫托至1托之低压下发生。23.根据申请专利范围第21项之方法,其中在步骤(b)之后更包括下列步骤以第1种氢氟酸混合物清洗该沟;使用氢氟酸/甘油蚀刻剂除去邻近该沟之侧壁的该垫状氮化物层之一部份;及以第2种氢氟酸混合物清洗该沟。24.根据申请专利范围第21项之方法,其中在步骤(e)之前更包括使该热氧化物及该绝缘层高温退火之步骤。25.根据申请专利范围第21项之方法,其中更包括下列步骤:(f)以钝化物质填满该沟;及(g)使该晶圆平坦化以除去过量该钝化物质。26.一种使半导体元件之隔离沟内电流漏泄减少之方法,其包含下列步骤:(a)提供一种矽晶圆,其有沉积于其上之介电层;(b)将至少一条沟蚀入该晶圆;(c)使绝缘层在该沟内沉积;(d)使热氧化物穿该过绝缘层在该沟内生长;及(e)使氮化矽衬垫沉积在该绝缘层及该热氧化物上。27.根据申请专利范围第26项之方法,其中更包括下列步骤:(f)以钝化物质填满该沟;及(g)除去过量该钝化物质。28.根据申请专利范围第26项之方法,其中步骤(c)包含在约200毫托至1托之低压下沉积原矽酸四乙酯层。29.根据申请专利范围第28项之方法,其中步骤(c)包括沉积厚度为约50至300之原矽酸四乙酯层。30.根据申请专利范围第28项之方法,其中步骤(d)系在等于或大于1000℃之温度下,于乾式氧化条件及有约3.0%氢氯酸存在中发生。31.根据申请专利范围第26项之方法,其中在步骤(b)之后更包括下列步骤:以酸性溶液清洗该沟;及除去邻近该沟之该介电层之一部份。32.根据申请专利范围第26项之方法,其中步骤(d)包括生长厚度为约100之热氧化物。33.根据申请专利范围第26项之方法,其中步骤(e)包括沉积厚度为约55之氮化矽衬垫。34.一种使半导体元件之隔离沟内电流漏泄减少之方法,其包含下列步骤:(a)提供一种矽晶圆,其有沉积于其上之介电层;(b)蚀刻至少一条沟入该晶圆;(c)使热氧化物在该沟内生长;(d)使绝缘层在该热氧化物上沉积;及(e)使氮化矽衬垫在该绝缘层上沉积。35.根据申请专利范围第34项之方法,其中更包括下列步骤:(f)以钝化物质填满该沟;及(g)除去过量该钝化物质。36.根据申请专利范围第34项之方法,其中步骤(d)包含在约200毫托至1托之低压下沉积原矽酸四乙酯层。37.根据申请专利范围第36项之方法,其中步骤(d)包括沉积厚度为约50至300之原矽酸四乙酯层。38.根据申请专利范围第34项之方法,其中步骤(d)系在等于或大于1000℃之温度下,于乾式氧化条件中发生。39.根据申请专利范围第34项之方法,其中步骤(b)之后更包括下列步骤:以第1种酸性溶液清洗该沟;除去邻近该沟之该介电层之一部份;及接着以第2种酸性溶液清洗该沟。40.根据申请专利范围第34项之方法,其中步骤(c)包括生长厚度为约100之热氧化物。41.根据申请专利范围第34项之方法,其中步骤(e)包括沉积厚度为约55之氮化物矽衬垫。42.根据申请专利范围第34项之方法,其中步骤(e)之前更包括使该热氧化物及该绝缘层高温退火之步骤。43.一种半导体元件,其包括一种半导体基质,其有在其上形成之一或多种电元件;在该基质上形成以隔离该电元件之多条浅沟隔离,该隔离具有在该沟内生长之热氧化物;在该热氧化物之上的原矽酸四乙酯层;及在该原矽酸四乙酯层之上的氮化矽衬垫;及实质上填满该沟之绝缘物质。44.一种半导体元件,其包括一种半导体基质,其有在其上形成之一或多种电元件;在该基质上形成以隔离该电元件之多条浅沟隔离,该隔离具有沉积入该沟内之原矽酸四乙酯层;穿过该原矽酸四乙酯层生长之热氧化物,其中该原矽酸四乙酯层及该热氧化物系在高温下退火;及在该退火过原矽酸四乙酯及该热氧化物之层上沉积之氮化矽衬垫;及实质上填满该沟之绝缘物质。图式简单说明:第一图系半导体晶圆之部份垂直横截面图,其具有蚀入矽基质之浅沟隔离。第二图系半导体晶圆之部份垂直横截面图,其具有沉积其上之共形绝缘层。第三图系半导体晶圆之部份垂直横截面图,其具有穿过沉积之绝缘层生长之热氧化物。第四图系半导体晶圆之部份垂直横截面图,其具有填满钝化物质之浅沟隔离。第五图系其根据本发明之其他具体实施例之半导体晶圆之部份垂直横截面图,其中,热氧化物生长在浅沟隔离内。第六图系半导体晶圆之部份垂直横截面图,其具有沉积在其内之浅沟隔离、绝缘膜及氮化矽衬垫,同时浅沟隔离填满钝化物质。 |
