| 主权项 |
1.一种系统,包括:一主机;一连接至主机的滙流排,并具复数个通用的信号线传送计时多工位址、资料与控制资讯;与一连接至滙流排的记忆体装置,可储存系统启动资讯,其中该记忆体装置透过滙流排与主机传输系统启动资讯。2.一种系统,包括:一连接至主机的滙流排,并具复数个通用的信号线传送计时多工位址、资料与控制资讯;一连接至滙流排的记忆体装置,可储存系统启动资讯:与一连接至滙流排的主机,并将第一控制资讯透过滙流排写入至记忆体装置,表示记忆体事务处理,其中部份系统启动资讯可在主机与记忆体装置之间传达。3.如申请专利范围第2项的系统,其中滙流排更包括独立控制信号线,可传输控制信号,该信号表示记忆体事务处理的开端。4.如申请专利范围第3项的系统,其中在独立控制信号线上的控制信号指示中止记忆体事务处理。5.如申请专利范围第2项的系统,其中滙流排包括独立时脉信号线可传输时脉信号,其中的记忆体装置可同步化地与主机,依时脉信号传达系统启动资讯。6.如申请专利范围第2项的系统,其中主机可透过滙流排将第二控制资讯写入至记忆体装置,来表示记忆体装置的记忆体位址。7.如申请专利范围第6项的系统,其中主机可透过滙流排将第三控制资讯写入至记忆体装置,来表示有数个位元组在记忆体事务处理中转移。8.如申请专利范围第7项的系统,其中主机可透过滙流排将第四控制资讯写入至记忆体装置,来表示将对滙流排的控制移转至记忆体装置。9.如申请专利范围第8项的系统,其中记忆体装置提供滙流排第五控制资讯,来同步化主机与记忆体装置的运作。l0.如申请专利范围第9项的系统,其中记忆体装置提供滙流排第五控制资讯,直到记忆体装置预备好将资料输出至滙流排。11.如申请专利范围第9项的系统,其中第五控制资讯包括记忆体事务处理之错误表示。12.如申请专利范围第2项的系统,其中主机包括处理器。13.如申请专利范围第2项的系统,其中主机包括晶片组。14.如申请专利范围第2项的系统,其中复数个通用的信号线包括4个通用的信号线。15.如申请专利范围第2项的系统,其中系统包括通信系统。16.如申请专利范围第2项的系统,其中滙流排更包括独立控制信号线,可传达表示记忆体装置的低功率模式之控制信号。17.一种方法,可透过滙流排,在主机与记忆体装置之间执行记忆体事务处理,包括复数个通用的信号线与个别的控制线,其中记忆体装置储存系统启动资讯,该方法包括的步骤如下:在控制线上插入控制信号表示记忆体事务处理的开始;由主机透过复数个通用的信号线,将第一控制资讯写入至记忆体装置中,表示记忆体事务处理包括主机将资料单元写入至记忆体装置中;由主机透过复数个通用的信号线,将第二控制资讯写入至记忆体装置中,表示将要写入到资料单元的记忆体装置的位址;由主机透过复数个通用的信号线,将第三控制资讯写入至记忆体装置中,表示要移转资料单元中数个位元组;与经由通用的信号线来将资料单元写入至记忆体装置中。18.如申请专利范围第17项的方法,更包括以下的步骤:将对滙流排的控制转移至记忆体装置中;由记忆体装置提供第4控制资讯至滙流排,在记忆体装置将对滙流排的控制转移至主机之前,表示时间长度;与将对滙流排的控制转换至主机中。19.如申请专利范围第17项的方法,更包括从记忆体装置透过复数个通用的信号线将第三控制资讯写入至主机的步骤,表示记忆体事务处理中有错误。20.一种方法,可透过滙流排,在主机与记忆体装置之间执行记忆体事务处理,包括复数个通用的信号线与个别的控制线,其中记忆体装置储存系统启动资讯,该方法包括的步骤如下:在控制线上插入控制信号表示记忆体事务处理的开始;由主机透过复式个通用的信号线,将第一控制资讯写入至记忆体装置中,表示记忆体事务处理包括主机将资料单元写入至记忆体装置中;由主机透过复数个通用的信号线,将第二控制资讯写入至记忆体装置中,表示将要读取到资料单元的记忆体装置的位址;由主机透过复数个通用的信号线,将第三控制资讯写入至记忆体装置中,表示要读取资料单元中数个位元组;将对滙流排的控制转移至记忆体装置;透过复数个一般目地的信号线,自记忆体装置写入第四控制资讯至主机中,直到资料单元预备自记忆体装置读取;与透过复数个一般目地的信号线,自记忆体装置读取资料单元。21.如申请专利范围第20项的方法,其中第四控制资讯包括表示记忆体事务处理的错误。22.一种系统,包括:一滙流排;一连接至滙流排的周边装置;一连接至滙流排的主机;及一独立控制信号线,可输送表示主机与周边装置之间的事务处理开始的控制信号。23.如申请专利范围第22项的系统,其中独立控制信号线上的控制信号线表示中止事务处理。24.如申请专利范围第22项的系统,其中滙流排包括复数个通用的信号线,可在主机与装置之间输送计时多工位址、资料与控制资讯。25.如申请专利范围第22项的系统,其中周边装置包括记忆体装置。26.一种系统,包括:一滙流排,包括复数个通用的信号线,可输送计时多工位址、资料与控制资讯;一连接至滙流排的周边装置;与一连接至滙流排的主机,其中的周边装置可透过滙流排将等待状态资讯传输给主机装置。27.如申请专利范围第26项的系统,其中周边装置可透过滙流排将错误讯息传输给主机。图式简单说明:第一图为具低脚位数(LPC)滙流排的电脑系统之具体实施例;第二图为LPC介面的具体实施例;第三图为执行记忆体与I/O事务处理的状态机器图的具体实施例;第四图为LPC记忆体读取事务处理的具体实施例;第五图为LPC记忆体写入事务处理的具体实施例;第六图为执行记忆体与I/O事务处理的状态机器图的另一具体实施例;第七图为LPC记忆体读取事务处理的另一具体实施例;第八图为LPC记忆体写入事务处理的另一具体实施例;第九图为记忆体装置选择方式之具体实施例;第十图为记忆体装置的LPC介面的具体实施例;第十一图为运作低功率模式的计时图之具体实施例。 |
