| 主权项 |
1.一种制造快闪记忆体装置的方法,包含下列步骤:形成场氧化物膜被形成于其中之半导体基板;形成一个第一光阻剂图案于该半导体基板上,藉由该光阻剂图案则一第一个井区域将被形成于其的该半导体基板部位被暴露出,并接着植入相反类型的杂质离子至该半导体基板,而形成一个第一井区域;在移除该第一光阻剂图案后,形成一个第二光阻剂图案于该半导体基板上,藉由该光阻剂图案则一第二个井区域将被形成于其的该半导体基板部位被暴露出,并接着植入离子植入制程而形成一抗扩散区域;植入相同类型的掺杂离子至该半导体基板,植入该第二光阻剂图案被形成于其的该半导体基板中,因而形成一个第二井区域;以及接着进行一道用于将该第一井区域、抗扩散区域与第二井区域中的杂质活化的热制程。2.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中该半导体基板为P型。3.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中该第一井为诸如磷(P)、砷(As)等N型掺质离子被植入于其的N型井区域。4.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中用于形成该第一井区域的离子植入制程系于植入能量为1至3MeV,离子浓度为1E13至5E13 dyne/cm2的条件下进行,以及离子被垂直地植入该半导体基板中。5.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中该抗扩散区域系藉由植入氮离子而被形成。6.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中该抗扩散区域系藉由植入离子植入能量为0.5至1.4MeV,浓度为5E12至3E13 dyne/cm2氮离子而形成。7.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中该第二井为诸如硼(B)等P型掺质离子而被形成。8.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中该第二井区域系于植入能量0.3至1MeV与离子浓度1E13至5E13 dyne/cm2下形成。9.如申请专利范围第1项所述之一种制造快闪记忆体装置的方法,其中该热制程系以炉退火制程在850℃至1050℃的温度进行10分钟至1小时。图式简单说明:第一图A至第一图D为用于说明一种习用快闪记忆体装置之制造方法之装置的剖面图;第二图为用于说明习用之快闪记忆体装置的井结构的图式;第三图A至第三图E为用于说明根据本发明之一种快闪记忆体装置之制造方法之装置的剖面图;第四图为用于说明根据本发明之快闪记忆体装置的井结构的图式。 |
