发明名称 垂直式半导体电晶体组件及其制造方法
摘要 一种垂直式半导体电晶体组件,其具有多个在使用一种统计式遮罩之情况下形成于基板(1)上方之垂直式圆柱结构(12,12’),其特征为;-其底部侧是与一种共同之第一电性接触(K1)在电性上相连接,-其在垂直方向中包含不同导电性之层区(5A,6A,7A5A’,6A’),-其在其周围之壁上设有各隔离层(13,13’),一种导电性材料(14)沈积在周边之绝缘圆柱结构(12,12’)之间,此种导电性材料(14)形成此半导体电晶体组件之第二电性接触区(K2),-其在覆盖侧是与共同之第三电性接触区(K3)在电性上上相接触。
申请公布号 TW469597 申请公布日期 2001.12.21
申请号 TW089114006 申请日期 2000.07.13
申请人 印芬龙科技股份有限公司 发明人 汤马斯欧格;马丁富兰诺舒;罗瑟历舒;渥夫根罗斯纳;赫伯特却佛;汤马斯舒尔兹
分类号 H01L21/8234 主分类号 H01L21/8234
代理机构 代理人 何金涂 台北巿大安区敦化南路二段七十七号八楼;李明宜 台北巿大安区敦化南路二段七十七号八楼
主权项 1.一种垂直式半导体电晶体组件之制造方法,其特征为:-在基板(1)上方产生一种层序列(5,6,7),其包含导电性不同之各层;-在层序列(5,6,7)上方形成一种统计式遮罩,其具有统计式分布之遮罩结构(9,10);-在使用统计式遮罩之情况下由层序列(5,6,7)形成圆柱结构(12,12'),其在电性上互相连接以便在圆柱底部制成一种第一电性接触区(K1);-在圆柱结构之周围各壁上产生各隔离层(13,13');-在这些设有隔离层(13,13')之圆柱结构(12,12')之间沈积一种导电性材料(14),其可制成此半导体电晶体组件之第二电性接触区(K2);-沈积一种导电性接触材料(17,3)以便制成第三电性接触区(K3),其在电性上是与圆柱结构(12,12')之覆盖区相接触。2.如申请专利范围第1项之方法,其中此层序列(5,6,7)是藉由选择式n+pn+-或p+np+-磊晶步骤而形成。3.如申请专利范围第1项之方法,其中此层序列(5,6,7)是藉由交替地沈积半导体层和隧道式隔离层而构成,隧道式隔离层之厚度较5nm还小。4.如申请专利范围第3项之方法,其中-半导体层由矽所构成,-在形成圆柱结构(12')之后进行一种横向式自我限制之氧化步骤以便产生横向尺寸较小之矽-圆柱结构核心(20)。5.如申请专利范围第1,2,3或4项之方法,其中已形成之圆柱结构(12,12')之数目藉由一种遮罩-选择步骤(L2)而适当地调整至一种所期望之値,此値特别是在100至200之间。6.如申请专利范围第1,2,3或4项之方法,其中该统计式遮罩是藉由一种材料之CVD沈积而产生于此层序列(5,6,7)上方之表面上,此种材料在沈积于此表面上时形成胚层(9,10)。7.如申请专利范围第1,2,3或4项之方法,其中该统计式遮罩藉由一种连续之层以CVD方法沈积在层序列(5,6,7)上方之表面上且藉由随后之退火步骤以便使此层分解成各别之胚层(9,10)而产生。8.如申请专利范围第6项之方法,其中该统计式遮罩藉由一种连续之层以CVD方法沈积在层序列(5,6,7)上方之表面上且藉由随后之退火步骤以便使此层分解成各别之胚层(9,10)而产生。9.一种垂直式半导体电晶体组件,其具有多个在使用一种统计式遮罩之情况下形成于基板(1)上方之垂直式圆柱结构(12,12'),其特征为:-其底部侧是与一种共同之第一电性接触(K1)在电性上相连接。-其在垂直方向中包含不同导电性之层区(5A,6A,7A;5A',6A'),-其在其周围之壁上设有各隔离层(13,13'),一种导电性材料(14)沈积在周边之绝缘圆柱结构(12,12')之间,此种导电性材料(14)形成此半导体电晶体组件之第二电性接触区(K2),-其在覆盖侧是与共同之第三电性接触区(K3)在电性上相接触。10.如申请专利范围第9项之垂直式半导体电晶体组件,其中此圆柱结构12在垂直方向中包含一种n+ pn+-或p+ np+-层区序列(5A,6A,7A)。11.如申请专利范围第9项之垂直式半导体电晶体组件,其中各圆柱结构(12')分别含有至少一个隧道式隔离层区(6A')。12.如申请专利范围第11项之垂直式半导体电晶体组件,其中此圆柱结构(12')在垂直方向中含有一种层区序列,此种层区序列具有至少二个由隧道式隔离层区(6A')所隔开矽核心层区(20,13'),其中此矽核心(20)之横向尺寸(D)在矽核心层区(20,13')内部是小于20nm。13.如申请专利范围第9至12项中任一项之垂直式半导体电晶体组件,其中此种组件所含有之圆柱结构数目是介于100至200之间。图式简单说明:第一图A-第一图P说明各制程步骤所用之切面图,其依据本发明第一实施例来进行以构成本发明之垂直式FET。第二图A依据第一图A-第一图P所示之方法而制成之垂直式FET之切面图。第二图B是第二图A中所示之垂直式FET之府视图,其中显示此制程中所用微影术遮罩之外形(contour)。第二图C一种与第二图A和第二图B相对准之切面图以说明所使用之微影术遮罩。第三图本发明之垂直式FET之透视图。第四图A各别圆柱结构之切面图以便依据本发明第二实施例来制成本发明之单一电子-FET或量子-FET。第四图B在进行横向式自我限制之氧化步骤之后第四图A中所示之圆柱结构。
地址 德国