| 主权项 |
1.一种假性随机序列之搅拌电路,包括: 复数个位移暂存器,用以分别产生一位移信号输出 ; 复数个控制电路,对应该复数个位移暂存器,每一 该控制电路之输出端,连接到对应之每一该位移暂 存器之输入端,当该复数个控制电路检测到该复数 个位移暂存器所产生该复数个位移信号,完全符合 一第一特定値时,产生一第一控制信号,完全符合 一第二特定値时,产生一第二控制信号,用以分别 控制该复数个位移暂存器之该复数个位移信号的 输出;以及 至少一个之XOR闸,每一该XOR闸具有两输入端与一输 出端,并根据一假性随机序列,选择该复数个位移 暂存器之中的输出端,连接到该XOR之输入端上,且 超过一个以上之XOR闸时,以任两个XOR闸之输出作为 下一级XOR闸之输入; 其中,每一该位移暂存器之输出端,连接到下一个 位移暂存器对应之该控制电路的输入端,而第一个 控制电路之输入端,连接到最末一级的XOR闸之输出 端,且该第一控制信号使该复数个位移信号,产生 该第二特定値,而第二控制信号使该复数个位移信 号,产生该第一特定値的正常顺序下的下一个输出 値。2.如申请专利范围第1项所述之假性随机序列 之搅拌电路,其中该复数个位移暂存器系由复数个 D锁存器构成。3.如申请专利范围第1项所述之假性 随机序列之搅拌电路,其中每一该控制电路包括: 一反相器,接收该第一控制信号,用以反相该第一 信号; 一AND闸,接收该位移信号与反相之该第一信号,用 以进行AND作用; 一OR闸,连接该AND闸之输出端与接收该第二控制信 号,用以进行OR作用;以及 一触发电路,连接该OR闸之输出端与接收一预置资 料信号,并接收一预置控制信号触发,而产生一输 出信号。4.一种多段式假性随机序列之可控制搅 拌电路,具有复数个输入线,包括: 一第一段假性随机序列之搅拌电路,选取部分该复 数个输入线作为输入; 一第二假性随机序列之搅拌电路,选取大于该第一 段假性随机序列之搅拌电路之部分该复数个输入 线作为输入; 一顺序计数电器,选取上述剩余的该复数个输入线 作为输入;以及 一触发控制信号,连接到上述电路,并用以控制上 述电路开始运作; 其中,当触发控制信号输入为高电压时,对该第二 假性随机序列之搅拌电路分别输入欲控制的一区 块号码,而对第一假性随机序列之搅伴电路输入一 固定値作为一起始位置,且将该顺序计数电器清除 为零,而当该触发控制信号输入变为低电压时,该 第一假性随机序列之搅拌电路与该第二假性随机 序列之搅拌电路之两个时脉同时开始运作,若该第 一假性随机序列之搅拌电路再回到该起始位置时, 则该第一假性随机序列之搅拌电路输出一超过信 号到该顺序计数器,使得该顺序计数器加一,当该 顺序计数器超过一特定値时,则送出一区块完成信 号,表示该第二假性随机序列之搅拌电路之一个的 欲控制之区块完成读取。5.如申请专利范围第4项 所述之多段式假性随机序列之可控制搅拌电路,其 中该第一段假性随机序列之搅拌电路包括: 复数个位移暂存器,用以分别产生一位移信号输出 ; 复数个控制电路,对应该复数个位移暂存器,每一 该控制电路之输出端,连接到对应之每一该位移暂 存器之输入端,当该复数个控制电路检测到该复数 个位移暂存器所产生该复数个位移信号,完全符合 一第一特定値时,产生一第一控制信号,完全符合 一第二特定値时,产生一第二控制信号,用以分别 控制该复数个位移暂存器之该复数个位移信号的 输出;以及 至少一个之XOR闸,每一该XOR闸具有输入端与一输出 端,并根据一假性随机序列,选择该复数个位移暂 存器之中的输出端,连接到该XOR之输入端上,且超 过一个以上之XOR闸时,以任两个XOR闸之输出作为下 一级XOR闸之输入; 其中,每一该位移暂存器之输出端,连接到下一个 位移暂存器对应之该控制电路的输入端,而第一个 控制电路之输入端,连接到最末一级的XOR闸之输出 端,且该第一控制信号使该复数个位移信号,产生 该第二特定値,而第二控制信号使该复数个位移信 号,产生该第一特定値的正常顺序下的下一个输出 値。6.如申请专利范围第5项所述之多段式假性随 机序列之可控制搅拌电路,其中该复数位移暂存器 系由复数个D锁存器构成。7.如申请专利范围第5项 所述之多段式假性随机序列之可控制搅拌电路,其 中每一该控制电路包括: 一反相器,接收该第一控制信号,用以反相该第一 控制信号; 一AND闸,接收该位移信号与反相该第一控制信号; 用以进行AND作用; 一OR闸,连接该AND闸之输出端与接收该第二控制信 号,用以进行OR作用;以及 一触发电路,连接该OR闸之输出端与接收一预置资 料信号,并接收一预置控制信号触发,而产生一输 出信号。8.如申请专利范围第4项所述之多段式假 性随机序列之可控制搅拌电路,其中该第二段假性 随机序列之搅拌电路包括: 复数个位移暂存器,用以分别产生一位移信号输出 ; 复数个控制电路,对应该复数个位移暂存器,每一 该控制电路之输出端,连接到对应之每一该位移暂 存器之输入端,当该复数个控制电路检测到该复数 个位移暂存器所产生该复数个位移信号,完全符合 一第一特定値时,产生一第一控制信号,完全符合 一第二特定値时,产生一第二控制信号,用以分别 控制该复数个位移暂存器之该复数个位移信号的 输出;以及 至少一个之XOR闸,每一该XOR闸具有输入端与一输出 端,并根据一假性随机序列,选择该复数个位移暂 存器之中的输出端,连接到该XOR之输入端上,且超 过一个以上之XOR闸时,以任两个XOR闸之输出作为下 一级XOR闸之输入; 其中,每一该位移暂存器之输出端,连接到下一个 位移暂存器对应之该控制电路的输入端,而第一个 控制电路之输入端,连接到最末一级的XOR闸之输出 端,且该第一控制信号使该复数个位移信号,产生 该第二特定値,而第二控制信号使该复数个位移信 号,产生该第一特定値的正常顺序下的下一个输出 値。9.如申请专利范围第8项所述之多段式假性随 机序列之可控制搅拌电路,其中该复数个移暂存器 系由复数个D锁存器构成。10.如申请专利范围第8 项所述之多段式假性随机序列之可控制搅拌电路, 其中每一该控制电路包括: 一反相器,接收该第一控制信号,用以反相该第一 信号; 一AND闸,接收该位移信号与反相该第一信号,用以 进行AND作用; 一OR闸,连接该AND闸之输出端与接收该第二控制信 号,用以进行OR作用;以及 一触发电路,连接该OR闸之输出端与接收一预置资 料信号,并接收一预置控制信号触发,而产生一输 出信号。11.如申请专利范围第4项所述之多段式假 性随机序列之可控制搅拌电路,其中该顺序计数电 器包括系由复数个位移暂存器与对应的复数个反 相器构成。12.如申请专利范围第11项所述之多段 式假性随机序列之可控制搅拌电路,其中该复数个 位移暂存器系为T锁存器,其中所有T锁存器之输入 端接收一高电压,所有T锁存器之清除端接收该触 发控制信号,第一反相器之输入端接收该超过信号 ,送出该第一反相信号到第一T锁存器之时脉端,第 一T锁存器之输出端,连接一位置线,并连接到下一 级反相器输入端,下一级反相器输出端连接到对应 之该T锁存器之输入端,而对应该T锁存器输出端,连 接到下一个反相器之输入端与送出一区块完成信 号两者择一。13.如申请专利范围第4项所述之多段 式假性随机序列之可控制搅拌电路,其中该复数个 输入线系由复数个位置线构成。14.如申请专利范 围第4项所述之多段式假性随机序列之可控制搅拌 电路,其中该复数个输入线系由复数个位置线与资 料线构成。图式简单说明: 第一图绘示的4M*4的DRAM经测试后错误分布情形; 第二图绘示为n=8,取[2,5,6,8]多项式参数的PN码之产 生器电路; 第三图绘示本创作之假性随机序列的搅拌电路; 第四图绘示第三图中标示1313-1320,强制修正假性随 机序列的控制电路图形; 第五图绘示本创作之多段式假性随机序列之可控 制搅拌电路; 第六图绘示为n=12,取[2,3,9,12]多项式参数的PN码之 产生器电路; 第七图为本创作最佳实施例的电路搅拌之后的错 误分布情形; 第八图绘示两条位元罩幕作为解多工器,选取记忆 体之资料输入用的图形;以及 第九图绘示写入1位元的方式。 |
