| 摘要 |
<p>더 적은 수의 액세스 수단, 비트 라인, 다중 포트 액세스에 대한 감지 증폭기를 요구하는 개선된 다중 포트 SRAM이 제공된다. 액세스 포트의 개수가 B인 경우에 액세스 수단의 개수를 logB의 올림값으로 줄일 수 있다. 다중 포트 액세스를 달성하기 위해 필요한 비트 라인 감지 증폭기의 개수도 또한 셀 당 액세스 소자의 개수와 동일한 비율만큼 감소될 수 있다. 어레이 내에 있는 다수의 액세스 소자 중에서 올바른 액세스 소자를 선택하고, 올바른 멀티플렉서 선택 신호로 하여금 포트 판독 주소에 의해 특정된 올바른 비트를 포트 판독 출력에 접속하게 하는 효율적인 수단을 제공한다. 액세스 소자 선택은 모든 가능한 비트 라인 및 멀티플렉서 선택 조합의 트리 구조 표현에 의해 구현될 수 있다. 트리 구조 표현은 하드웨어와 소프트웨어에 의해 구현될 수 있다. 포트 순서에 의해 우선권을 부여하는 회로 및 트리 워킹 알고리즘에 대한 예를 제공한다. 이와는 달리, 비트 라인과 제어를 선택하기 위한 로직이 비트 순서에 의해 우선권을 부여할 수 있다. 두 경우에 있어서 상충을 피하고 올바른 해결책을 얻도록 엄밀한 우선 순서를 수정하는 예를 제시한다.</p> |
