| 摘要 |
본 발명은 메모리 셀의 트랜지스터에 관한 것이다. 트랜지스터는 상부 소스/드레인 구역(S/Do) 및 하부 소스/드레인 구역(S/Du)에 구비된다. 상기의 구역은 제1의 트랜치(G1) 및 제2의 트랜치(G2)에 위치하며, 상기의 트랜치는 서로 직교한다. 절연된 워드라인(W)은 상부 소스/드레인 구역(S/Do)을 덮고 있으며 제2의 트랜치 방향으로 돌출된 돌출부를 포함하고 있다. 제1의 트랜치(G1)에 배치되고 상부 소스/드레인 구역(S/Do)과 측면에서 인접한 전도구조(L)은 상기구조(L)위에서 접점(K)와 접촉하고 있다. 접점(K)은 인접한 워드라인(W)사이에 배치되고 메모리 셀의 콘덴서(P1, Kd, P2)와 연결된다. 그리고 상기의 콘덴서는 워드라인상에 배치된다. |
