发明名称 多层印制线路板和制造多层印制线路板的方法
摘要 多层印制线路板1包括一对内层基片6,7,一对配置在CPU模块2和存储器模块3,3之间的数据传输线路图案4,5,存储器模块用作主存储器,包括一对半固化层10,11。绝缘层6,7,10,11表现出在1GHz时相对于相对介电常数之预定值有在相对介电常数中不大于±4%的变化和在相对于正态分布的标准偏差σ在3σ条件下对该高度的预定值有不大于±15%的变化,数据传输线路图案4,5表现出相对于该宽度预定值有不大于±5%的变化和在相对于标准偏差σ在3σ条件下对该高度的预定值有不大于±30%的变化。
申请公布号 CN1326313A 申请公布日期 2001.12.12
申请号 CN01117328.9 申请日期 2001.03.02
申请人 索尼公司 发明人 久原健二;毛利彰成;伊藤隆夫;堀江昭二
分类号 H05K1/00;H05K3/46 主分类号 H05K1/00
代理机构 中国专利代理(香港)有限公司 代理人 李亚非
主权项 1、一种条状线型的多层印制线路板,包括:内层基片;数据传输线路图案,其适合于在CPU模块和所述CPU模块的主存储器模块之间的数据传输,该CPU模块配置在所述内层基片之至少一个表面上;和绝缘基片,其配置在所述数据传输线路图案上;分别配置在所述数据传输线路图案之相对表面上的绝缘层,其对于1GHz测量频率具有在预定值之±4%范围内的相对介电常数和对于正态分布的标准偏差σ在3σ条件下具有在预定值之±15%范围内的高度;所述数据传输线路图案具有在预定值之±5%范围内的宽度和对于正态分布的标准偏差σ在3σ条件下具有在预定值之±30%范围内的高度。
地址 日本东京都