| 摘要 |
<p>본 발명은 논리회로의 신호단들을 정확하게 관측하기 위한 논리 분석기에 관한 것으로, 특히 부제어부(Slave Controller, SC)와 주제어부(Master Controller, MC)를 별개로 구성하여 확장을 용이하게 하고, 트리거 조건을 메모리에 구현하여 원하는 조건에서 신호선들의 관측이 시작되도록 하는 논리 분석기 및 그 제어 방법에 관한 것이다. 본 발명의 논리 분석기는 컴퓨터(40)와 대상회로(30)의 중간에 논리 분석기(20)를 설치하여, 상기 컴퓨터(40)의 제어 소프트웨어에 따라 대상회로(30)를 구동하여 결과 신호를 저장하도록 구성되며, 상기 논리 분석기(20)의 구성은 크게 본 발명의 논리 분석기(20)는 하나의 주제어부(70)(Master Controller, MC)와 다수개의 메모리부(50)(Memory Block, MB)로 구성되는데, 상기 주제어부(70)는 컴퓨터(40)와 병렬포트를 통하여 데이터 송수신을 할 수 있는 수단을 구비하고, 또한 상기 각 메모리부(50)의 부제어부(60)와 제어신호 및 데이터를 송수신할 수 있는 수단을 구비하도록 구성된다. 상기와 같은 본 발명의 논리 분석기 및 그 제어방법에 의하면 하드웨어의 구조상 필요하다면 메모리부(50)를 추가로 장착할 수 있으므로 확장이 용이하고, 컴퓨터(40)의 프로그램에 의하여 입력과 진행을 제어하고 그 결과를 다시 컴퓨터(40)로 전송하여 분석하게 되므로 논리 분석의 유연성이 크게 보장되며, 이에 따라 새로운 하드웨어 또는 프로토타입을 이용한 에뮬레이션이 필요한 경우에도 용이하게변형할 수 있어서 장비 개발에 따른 인력과 비용의 절감은 물론 신속한 제품 개발로 인하여 경쟁 우위 확보에 획기적인 효과가 있다.</p> |
