发明名称 在两侧处理制造集成电路的方法
摘要 本发明涉及一种制造集成电路的方法,根据该方法首先一第一衬底提供有一个电路结构,和一个由一层或多层组成的重叠金属化结构,并具有尽可能延伸到该衬底背面的镀覆贯孔所述的金属化孔与电路结构绝缘,在金属化结构的顶面上配置一个平坦化的层。把这样获得的第一晶片接合到一个处理晶片上,从背面薄化所述第一衬底,以便使这些镀覆贯孔打开,从而使该金属化的连接部分暴露出。在制造多个集成电路中存在的问题是,它们的连接随着结构宽度的变小和功能的增加而使连接变得日益复杂。本发明的目的是提供一种以可接受的成本和低的废品率地对更复杂的电路进行连接的方法,为此目的,在芯片的背面上制造一个第二金属化结构,然后使其借助金属化镀层与第一金属化结构和/或电路结构相连接来解决这个问题。
申请公布号 CN1326590A 申请公布日期 2001.12.12
申请号 CN99813339.6 申请日期 1999.11.17
申请人 德国捷德有限公司 发明人 托马斯·格拉斯尔
分类号 H01L23/48;H01L23/528 主分类号 H01L23/48
代理机构 柳沈知识产权律师事务所 代理人 陶凤波
主权项 1.一种制造集成电路的方法,其中一个第一衬底首先提供有一个电路结构(1)和一个位于该电路结构之上的由一层或多层构成的金属化结构(2,3),还提供有通向该晶片背侧的镀覆贯孔(4),镀覆贯孔(4)与电路结构(1)互相绝缘,一个平面化层7设置在金属化结构(2,3)的上面,把这样获得的第一晶片再接合到一个处理晶片(8)上,从背面薄化第一衬底,以便使镀覆贯孔(4)打开,并使金属化的连接线(5)暴露出,其特征在于:借助于贯通镀覆(5)与第一金属化结构(2,3)和/或电路结构(1)相连的一第二金属化结构(10,11)制作于芯片的背面。
地址 德国慕尼黑