| 摘要 |
<p>본 발명은 입력되는 데이터들 간에 스큐가 있더라도 이에 영향을 받지 않고 데이터의 유효 샘플링 구간을 최대화 할 수 있는 데이터 수신기에 대하여 개시된다. 이 데이터 수신기는 입력데이터를 소정시간 지연시키는 전압제어지연단과, 전압제어지연단의 출력인 제1 지연신호를 클럭 신호 사이클의 ¼에 해당하는 90°위상만큼 지연시키는 90°위상지연단과, 클럭 신호, 제1 지연신호 및 위상지연단의 출력인 제2 지연신호들 간의 위상을 비교하고 리셋이 가능한 위상비교기와, 위상비교기의 출력 신호에 응답하여 소정의 출력을 발생하여 전압제어지연단의 지연시간을 가변시키는 차아지 펌프부를 구비하여, 이러한 데이터 수신기를 다수개 갖는 반도체 메모리 장치에 있어서, 클럭 신호에 동기되는 제1 지연신호를 샘플링된 내부 데이터로 설정됨으로써 비록 입력데이터들 간에 스큐가 존재하더라도 샘플링된 내부 데이터들에는 스큐가 제거된다.</p> |
