| 摘要 |
<p>본 발명은 반도체장치의 하부전극 형성방법에 관한 것으로서, 특히 이 방법은 반도체장치의 커패시터에서 요철 구조의 도프트 실리콘막 표면을 갖는 하부전극을 형성함에 있어서, 50 내지 550Torr 압력과, 750∼850℃ 온도조건의 반응 챔버에 실리콘 소스가스(SiH또는 SiHCl), HCl, H및 PH(1∼10％ 비율로 H가스와 혼합된)의 기체를 동시에 흘려주어 요철 표면을 갖는 도프트 실리콘을 증착함으로써 실리콘막의 요철 생성 및 P 도핑 공정을 한 챔버내에서 진행하므로써 종래 HSG 공정을 이용하지 않고서도 실리콘막의 표면 거칠기를 높여 하부전극의 단면적을 증가시킬 수 있다.</p> |
