| 主权项 |
1.一种用于制造沟渠单元电容器于一半导体基材中的方法,该方法包含:形成一沟渠于一半导体基板中,其中该沟渠包含上与下部分;以一介电层衬垫该沟渠;在衬垫沟渠后,藉由形成一个氧化层于沟渠上部分中以及一个氮化层于氧化层上,而形成一环管于该沟渠上部分中;以及以半导体材料填充该沟渠,而完全填充该沟渠。2.如申请专利范围第1项之方法,尚包含在形成环管前,以一导电材料填充该沟渠下部分。3.如申请专利范围第2项之方法,其中填充该沟渠下部分包含以多晶矽填充该沟渠下部分。4.如申请专利范围第1项之方法,包含将氮化层在蒸汽中热处理,以使得该氮化层的暴露表面被转变为一个第二氧化层。5.如申请专利范围第1项之方法,其中该氧化层被沈积于沟渠中之沟渠暴露壁面上与沟渠中之暴露主表面上,以及氮化层被沈积于氧化层的暴露部分上。6.如申请专利范围第5项之方法,尚包含蚀刻移除部分的氮化层以及部分的位于主表面上的氧化层,以暴露出部分的主表面。7.如申请专利范围第6项之方法,尚包含蚀刻移除该氧化层与氮化层的顶端部分,安置于沟渠壁面上的氧化层顶端部分,其中该氧化层与氮化层锥状化为深度函数,以使得氧化层的顶端部分具有小于氧化层残留部分的厚度,并使得该氮化层的尖锐部分具有小于氮化层残留部分的厚度。8.如申请专利范围第6项之方法,在形成环管前尚包含:在沟渠形成于半导体基板中后,以一介电层衬垫沟渠的下部分,该介电层作为沟渠电容器的节点介电质;提供具有掺杂半导体材料的沟渠于其下部分中。9.如申请专利范围第1项之方法,其中:氧化层沈积于沟渠上部分的暴露壁面上以及沟渠中的暴露主表面上;覆盖主表面的部分氧化层被蚀刻移除,以暴露出部分的主表面;氮化层沈积于沟渠中的氧化层暴露部分上以及主表面的暴露部分上;以及沈积在主表面上的部分氮化层被蚀刻移除,而再次暴露出部分主表面。10.如申请专利范围第1项之方法,其中:氧化层沈积于沟渠上部分的暴露壁面上以及沟渠中的暴露主表面上;氮化层沈积于沟渠中的氧化层暴露部分上;以及沈积在主表面上的部分氮化层与氮化层被蚀刻移除以暴露出部分主表面。11.如申请专利范围第1项之方法,其中该氮化层为以化学气相沈积所沈积的Si3N4。12.如申请专利范围第1项之方法,其中该沟渠电容器形成为动态随机存取记忆体单元的部分。13.如申请专利范围第1项之方法,其中填充该沟渠包含磊晶成长一半导体材料于沟渠上部分。14.一种用于制造沟渠单元电容器于一半导体基材中的方法,该方法包含:形成一沟渠于一半导体基板中,其中该沟渠包含上与下部分;形成一个介电层于沟渠上、下部分的表面上;以一导电材料填充该沟渠的下部分;形成一环管于该沟渠上部分中,该环管包含一个氧化层及一个氮化层;以及以一导电材料填充该沟渠的上部份。15.如申请专利范围第14项之方法,其中形成一环管的步骤包含:沈积该氧化层于沟渠上部分的表面上;沈积该氮化层于该氧化层上;以及将氮化层在蒸汽中热处理,以使得该氮化层的暴露表面被转变为一个第二氧化层。16.如申请专利范围第14项之方法,其中形成一环管的步骤包含:沈积该氧化层于沟渠上部分的表面上;以及沈积该氮化层于该氧化层上;其中在沈积氮化层之前,部分的氧化层被移除,部分的氧化层被安置于沟渠下部分中的导电材料上。17.如申请专利范围第14项之方法,其中形成一环管的步骤包含:沈积该氧化层于沟渠上部分的表面上;以及沈积该氮化层于该氧化层上;其中在沈积氮化层之后,部分的氧化层被移除,部分的氧化层被安置于沟渠下部分中的导电材料上。18.如申请专利范围第14项之方法,其中填充该沟渠下部分与上部分的步骤皆包含以一掺杂半导体材料填充该沟渠。19.如申请专利范围第14项之方法,其中以一导电材料填充该沟渠上部分包含磊晶成长一半导体材料于沟渠上部分中。20.一种用于形成沟渠电容器的方法,该方法包含有:形成一沟渠于半导体区域中,该沟渠包含上、下部分;以一介电材料衬垫该沟渠的上、下部分;以一导电材料填充该沟渠的下部分;形成一个氧化层于半导体区上,沟渠上部分上的介电层表面上,以及沟渠下部分中之导电材料的暴露部分上;非等向性地蚀刻氧化层,以移除半导体区域上以及沟渠下部分中之导电材料上的部分氧化层;形成一个氮化层于半导体区上,沟渠上部分上的氧化层上,以及沟渠下部分中之导电材料的暴露部分上;非等向性地蚀刻氮化层,以移除半导体区域上以及沟渠下部分中之导电材料上的部分氮化层;以及以一导电材料填充沟渠上部分。21.如申请专利范围第20项之方法,其中以一导电材料填充该沟渠上部分包含磊晶成长一半导体材料于沟渠上部分中。22.如申请专利范围第20项之方法,更包含在非等向性蚀刻氮化层前,形成一第二氧化层于氮化层上的步骤。23.如申请专利范围第22项之方法,其中该第二氧化层系藉由将氮化层施加于蒸汽存在的热处理中而被形成。24.如申请专利范围第20项之方法,更包含将氮化层施加于蒸汽存在的热处理中,以使得氮化层的暴露表面被转变为一第二氧化层。25.如申请专利范围第20项之方法,其中:填充该沟渠的下部分包含以一掺杂半导体材料填充该沟渠下部分;以及填充该沟渠的上部分包含以一掺杂半导体材料填充该沟渠上部分。26.一种用于制造具有渗入经掺杂镶埋层之沟渠的沟渠单元电容器于半导体基材中之方法,其中该经掺杂镶埋层形成该电容器的第一电容板,该沟渠具有以经掺杂半导体材料填充的一下部分而部分形成该电容器的一第二电容板,以及一周围介电层隔离该第一电容板与该第二部分形成电容板,该改良包含的步骤为:形成一隔离环管于该沟渠顶端部分中,该隔离环管包含沈积于氧化层上的一个氮化层;以及以一导电材料填充为该隔离环管所围绕之区域中的该沟渠的该顶端部分。27.如申请专利范围第26项之方法,其中填充该沟渠的该顶端部分包含磊晶成长半导体材料,以完成该电容器的该第二电容板。28.一种用于制造沟渠单元电容器于一矽基板中之方法,包含的步骤有:形成一经掺杂镶埋层于该矽基板中,以提供该电容器的第一电容板;形成一沟渠于该矽基板中达渗入该镶埋层的深度水平;沈积一介电层于该沟渠周围;以经掺杂多晶矽填充该沟渠的下部分,以部分形成该电容器的第二电容板,其中该第一电容板与第二部分形成的电容板系以该介电层隔离;形成一隔离环管于该沟渠上部分中的周围,该隔离环管包含沈积于氧化层上的一个氮化层;以及形成矽材料于该隔离环管中,该多晶矽完成该电容器的第二电容板。29.如申请专利范围第28项之方法,其中形成多晶矽材料于该隔离环管中包含磊晶成长矽于该隔离环管中。图式简单说明:第一图表示习知技艺之沟渠单元电容器类型之DRAM记忆体单元的横剖面图;第二图表示根据本发明之沟渠单元电容器类型记忆体单元之实施例的横剖面图;第三图-第四图举例说明根据本发明之记忆体单元制造中的制程步骤;第五图-第八图举例说明根据本发明之记忆体单元制造中的另一种制程步骤顺序;第九图表示在根据本发明之形成该经改良的沟渠单元电容器于一半导体基板中的一起始制程步骤;第十图A及第十图B各表示形成于第九图之半导体基板中之沟渠的横剖面及平面图;第十一图说明被形成于第十图A及第十图B之沟渠周围上的一薄介电层的横剖面图;第十二图举例说明沈积于第十一图之沟渠中的一个第一多晶矽填充柱塞;第十三图A及第十三图B举例说明形成于第十二图之沟渠中的隔离环管;第十四图表示磊晶成长于第十三图B之沟渠中的一个第二多晶矽填充柱塞;以及第十五图说明形成于第十四图之沟渠单元电容器与记忆体单元电晶体之井区间的一电极。 |
