| 主权项 |
1.一种控制晶片组之间滙流排之仲裁方法,该控制晶片组包括一第一控制晶片及一第二控制晶片,该第一与该第二控制晶片透过一晶片间滙流排互相传送资料,该晶片间滙流排包括一共用双向滙流排,该仲裁方法包括下列步骤:当该第二控制晶片需使用该晶片间滙流排时,该第二控制晶片发出一滙流排要求讯号;当该第一控制晶片侦测到该滙流排要求讯号时,如该第一控制晶片没有使用该共用双向滙流排,则该第一控制晶片不驱动该共用双向滙流排,如该第一控制晶片正使用该共用双向滙流排,则在完成目前之滙流排命令后,立即不驱动该共用双向滙流排;当该第二控制晶片未侦测到该第一控制晶片使用该晶片间滙流排时,该第二控制晶片等待一预定周期后,驱动该晶片间滙流排;以及当该第二控制晶片侦测到该第一控制晶片使用该晶片间滙流排时,该第二控制晶片依据该第一控制晶片正执行之滙流排命令与其所需的时脉数,在该第一控制晶片完成正执行之滙流排命令,并等待一转变周期后,驱动该晶片间滙流排。2.如申请专利范围第1项所述之控制晶片组之间滙流排之仲裁方法,更包括:提供给该第二控制晶片,有关该第一控制晶片所有具有固定时脉数之滙流排命令与其使用该共用双向滙流排之时脉数;以及当该第二控制晶片发出一第一命令给该第一控制晶片时,该第二控制晶片记忆该第一控制晶片传送对应该第一命令之一确认命令及资料所需的时脉数,其中该第一控制晶片回应该确认命令及资料所需的时脉数系由该第一命令中的资讯来决定。3.如申请专利范围第1项所述之控制晶片组之间滙流排之仲裁方法,其中该晶片间滙流排包括:一位址资料滙流排、一长度/位元组致能讯号线、一上传命令讯号线、一上传触发讯号线、一下传命令讯号线,一下传触发讯号线以及一时脉讯号线,其中该共用双向滙流排包括该位址资料滙流排以及该长度/位元组致能讯号线。4.如申请专利范围第1项所述之控制晶片组之间滙流排之仲裁方法,其中该第一控制晶片为电脑主机板之一北桥控制晶片,该第二控制晶片为电脑主机板之一南桥控制晶片。5.如申请专利范围第1项所述之控制晶片组之间滙流排之仲裁方法,其中该第一控制晶片为电脑主机板之该南桥控制晶片,该第二控制晶片为电脑主机板之该北桥控制晶片。6.如申请专利范围第3项所述之控制晶片组之间滙流排之仲裁方法,其中该上传触发讯号线以及该下传触发讯号线致动时之运作频率系2倍于该时脉讯号线上之时脉频率。7.如申请专利范围第6项所述之控制晶片组之间滙流排之仲裁方法,其中该滙流排要求讯号系经由该上传命令讯号线发出。8.如申请专利范围第7项所述之控制晶片组之间滙流排之仲裁方法,其中该滙流排要求讯号系当该上传触发讯号线于任一时脉周期中之第一个讯号变化时,经由该上传命令讯号线发出。9.如申请专利范围第2项所述之控制晶片组之间滙流排之仲裁方法,其中该第一命令系一读取命令,而该确认命令系一读取确认命令。图式简单说明:第一图绘示一种习知在电脑架构中使用PCI滙流排系统的架构示意图;第二图绘示一PCI系统之主控器进行读取操作之时序图,用以简单说明PCI系统之各控制讯号;第三图绘示依据本发明之一较佳实施例之一种控制晶片组之方块示意图;第四图绘示依据本发明之一实施例中,传送资料位元时间(bit time)与滙流排时脉讯号以及触发讯号线之间的时序关系图;第五图绘示依据本发明之一较佳实施例之一种控制晶片组,其中有关写入交易之内部结构方块示意图;第六图绘示依据本发明之一较佳实施例之一种控制晶片组,其中有关读出交易之内部结构方块示意图;第七图a绘示习知控制晶片组之间滙流排之仲裁方法,有关要求及同意使用滙流排的讯号时序图;以及第七图b到第十一图绘示依据本发明之一实施例中,有关要求及同意使用滙流排的讯号时序图。 |
