发明名称 NAND快闪记忆体之PASTT记忆胞
摘要 本发明包含形成穿隧氧化层、复晶矽、氮化矽及氧化层之对叠图案,之后图案化上述堆叠膜层以形成悬浮闸极结构,再制作侧壁间隙于悬浮闸极之侧壁。以悬浮闸极结构做为蚀刻罩幕,蚀刻基板形成沟渠于其中,再回填材质于沟渠之中。去除该回填材质且残留回填材质于沟渠中,接着去除第一氮化矽层、氮化矽侧壁间隙以暴露出侧壁间隙下之基板,暴露之基板表面做为通道区域。执行离子布植以调整临界电压,之后,形成闸极间介电层于悬浮闸极表面、暴露之基板表面及回填材质表面。最后形成控制闸极于闸极间介电层之表面。
申请公布号 TW466756 申请公布日期 2001.12.01
申请号 TW089126816 申请日期 2000.12.14
申请人 台湾积体电路制造股份有限公司 发明人 董易谕;徐清祥
分类号 H01L27/115 主分类号 H01L27/115
代理机构 代理人 李长铭 台北巿中山区南京东路二段二十一巷八号二楼
主权项 1.一种形成非挥发性记忆体之方法,该方法包含:形成悬浮闸极结构于一基板之上,该悬浮闸极结构包含穿隧氧化层及形成于其上之悬浮闸极,第一氮化矽层形成于该悬浮闸极之上,氮化矽侧壁间隙形成于该悬浮闸极之侧壁;以该悬浮闸极结构做为蚀刻罩幕,蚀刻该基板形成沟渠于其中;回填材质于该沟渠之中;去除该回填材质只残留该回填材质于该沟渠中,及去除该第一氮化矽层、氮化矽侧壁间隙以暴露出侧壁间隙下之基板,该暴露之基板表面做为通道区域;执行离子布植以调整临界电压;形成闸极间介电层于该悬浮闸极表面、暴露之基板表面及回填材质表面;及形成控制闸极于该闸极间介电层之表面。2.如申请专利范围第1项之形成非挥发性记忆体之方法,其中更包含形成矽化金属层于该控制闸极之上。3.如申请专利范围第2项之形成非挥发性记忆体之方法,其中更包含形成第二氮化层矽于该矽化金属层之上。4.如申请专利范围第1项之形成非挥发性记忆体之方法,其中更包含氧化层形成于第一氮化层之上。5.如申请专利范围第1项之形成非挥发性记忆体之方法,其中上述之悬浮闸极包含复晶矽。6.如申请专利范围第1项之形成非挥发性记忆体之方法,其中上述之控制闸极包含复晶矽。7.如申请专利范围第1项之形成非挥发性记忆体之方法,其中上述之介电层包含ONO。8.如申请专利范围第1项之形成非挥发性记忆体之方法,其中上述之介电层包含NO。9.如申请专利范围第1项之形成非挥发性记忆体之方法,其中上述第一氮化矽层、氮化矽侧壁间隙之去除包含使用热磷酸。10.如申请专利范围第1项之形成非挥发性记忆体之方法,其中上述之离子布植包含植入硼离子。11.一种非挥发性记忆体,该非挥发性记忆体至少包含:穿隧氧化层,形成于一基板之上,该基板包含沟渠形成于其中;填充材质,形成于该沟渠之中;悬浮闸极,形成于穿隧氧化层之上,该悬浮闸极与该沟渠相距一距离,系利用侧壁间隙加以定义做为通道之区域;闸极介电层,形成于该悬浮闸极之上并沿着该通道区域以及该填充材质表面形成;及控制闸极,形成于该介电层之上。12.如申请专利范围第11项之非挥发性记忆体,其中更包含矽化金属层形成于该控制闸极之上。13.如申请专利范围第12项之非挥发性记忆体,其中更包含形成氮化层矽形成于该矽化金属层之上。14.如申请专利范围第11项之非挥发性记忆体,其中上述之悬浮闸极包含复晶矽。15.如申请专利范围第11项之非挥发性记忆体,其中上述之控制闸极包含复晶矽。16.如申请专利范围第11项之非挥发性记忆体,其中上述之介电层包含ONO。17.如申请专利范围第11项之非挥发性记忆体,其中上述之介电层包含NO。18.如申请专利范围第11项之非挥发性记忆体,其中上述通道区域包含布植离子。图式简单说明:第一图为根据先前技术在基板上形成闸极结构的半导体晶圆剖面图。第二图为根据先前技术执行离子布植的半导体晶圆剖面图。第三图为根据先前技术形成介电层的半导体晶圆剖面图。第四图为根据先前技术形成控制闸极的半导体晶圆剖面图。第五图为根据本发明形成闸极结构的半导体晶圆剖面图。第六图为根据本发明执行离子布植的半导体晶圆剖面图。第七图为根据本发明形成介电层的半导体晶圆剖面图。第八图为根据本发明形成控制闸极的半导体晶圆剖面图。
地址 新竹科学工业园区园区三路一二一号