| 主权项 |
1.一半导体元件全面性平坦化之方法,其步骤包括:提供一半导体基底,其上并形成至少有一电晶体,包括闸极,源/汲极扩散区及隔离用的场氧化层;形成一第一介电层于该晶片上;形成一金属层于该第一介电层上,并蚀刻之以形成金属内连线;形成一第二介电层于该第一介电层上;形成一第三介电层于该第二介电层上,并沟填该金属内连线间的沟槽;对第三介电层表面施以离子掺杂,使其表面平坦化;形成一第四介电层于该第三介电层上。2.如申请专利范围第1项所述之方法,其中该金属层之材料是铝。3.如申请专利范围第1项所述之方法,其中该第一介电层是二氧化矽。4.如申请专利范围第1项所述之方法,其中该第二介电层是富含矽的氧化物。5.如申请专利范围第1项所述之方法,其中该第三介电层是可流动旋涂式玻璃。6.如申请专利范围第5项所述之方法,其中该可流动旋涂式玻璃是AS-X18系列。7.如申请专利范围第1项所述之方法,其中该第三介电层是以砷离子掺杂之,且掺杂之该第三介电层厚度是介于其涂布厚度之1/2-1/3。8.如申请专利范围第1项所述之方法,其中该第四介电层是二氧化矽。9.如申请专利范围第8项所述之方法,其中该二氧化矽层是利用四乙基矽酸盐,以PECVD法形成的。10.如申请专利范围第8项所述之方法,其中该二氧化矽层是利用矽甲烷,以PECVD法形成的。11.如申请专利范围第1项所述之方法,其中更包括一化学机械研磨步骤,将该第四介电层磨平,使晶片表面全面性平坦化,以利后续半导体元件之制造。图式简单说明:第一图是剖面图,显示不同金属线间距对SOG沟填与平坦化能力的影响情形。第二图A-第二图B是根据本发明之剖面流程图。 |
