| 摘要 |
<p>본 발명은 반도체 소자의 게이트 전극 형성 방법에 있어서, 게이트 전극을 형성하는 배리어 금속막과 금속막 사이에 실리콘 박막을 삽입함으로써 게이트 전극의 저항을 감소시켜서 게이트 전극의 전기적 특성을 향상시킬 수 있는 방법에 관한 것이다. 본 발명은 반도체 기판 상에 게이트 산화막과 도핑된 폴리 실리콘 막 및 배리어 금속막을 순차적으로 적층하는 단계와, 상기 배리어 금속막 상부에 게이트 전극의 저항을 감소시키기 위한 실리콘 박막 및 금속막을 증착하는 단계와, 하드 마스크를 이용하여 상기에서 형성된 게이트 구조를 소정의 형태로 패터닝하여 게이트 전극을 형성하는 단계를 포함한다.</p> |
